2017 Fiscal Year Research-status Report
| Project/Area Number |
16K00992
|
|---|
| Research Institution | Kagawa National College of Technology |
|---|
Principal Investigator |
長岡 史郎 香川高等専門学校, 電子システム工学科, 教授 (30300635)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
堀邊 英夫 大阪市立大学, 大学院工学研究科, 教授 (00372243)
下川 房男 香川大学, 工学部, 教授 (90580598)
山本 雅史 香川高等専門学校, 電気情報工学科, 助教 (60733821)
清水 共 香川高等専門学校, 電子システム工学科, 講師 (40455168)
JOHNSTON ROBERT 香川高等専門学校, 電子システム工学科, 准教授 (60743698)
鹿間 共一 香川高等専門学校, 電気情報工学科, 教授 (70206069)
|
|---|
| Project Period (FY) |
2016-04-01 – 2019-03-31
|
| Keywords | Sol Gel / 熱拡散 / リソグラフィ / pn接合 / MOS FET / バイポーラトランジスタ / 簡素化 / 教育 |
|---|
| Outline of Annual Research Achievements |
半導体デバイスの設計製作評価を理科室のような環境で実現することを目標に、Sol-Gel法で作製したリンけい酸塩ガラス（PSG）及びホウけい酸塩ガラス(BSG)薄膜を用いた大気環境化におけるリン(P)及びボロン(B)の不純物拡散を利用したpn接合作製に関するデータの充実及びMOSFETの特性改善、本研究で考案するフォトマスクの位置合わせが不要なリソグラフィ方法であるアライメントレスリソグラフィ（ALL）方法のアライメント精度改善、電極作製方法の簡素化に取り組んだ。
PとBの熱拡散の制御性に関する実験を継続して実施した。さらにPSG膜を使ったnMOS FETの特性制御と性能改善方法の検討を行った。PSG薄膜を基板全面に塗布し熱処理することで良好な整流特性をもつpn接合が実現できることに注目、先にソース(S)とドレイン(D)領域にpn接合を作製し、その後ゲート絶縁膜とアルミ電極を作製する方法と低温でシリコン酸化膜（SiO2膜）が作製可能なスピンオングラス（SOG）薄膜を用いてMOSFETを作製する新たなプロセスを提案、デバイスを実現し特性改善の可能性を示した。
さらにALLの課題であったフォトマスクの位置合わせ誤差の低減方法を検討、誤差を20ミクロン程度に抑える事に成功、リソグラフィ工程の簡素化実現の目処をつけた。電極作製では、シリコン異方性エッチングを応用した埋込型及び印刷技術を応用し、大気環境下での熱処理で電極作製を実現できることを実証した。これらの検討結果より、ほぼ全てのデバイス作製プロセスを大気環境化で実現できる可能性を実証した。
以上の検討結果を応用し、1回の熱拡散でバイポーラトランジスタを実現する作製方法を考案、実際にそのトランジスタを実現、本研究の応用の可能性を示唆した。
これらの検討結果は、国際会議などで発表することができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
工学実験の課題として太陽電池の設計製作評価に必要な基礎データの充実を図り、データを一般の公開講座に応用した。PSG膜を用いたnMOS FETの特性制御と性能を改善するため、まず選択拡散によりPを選択拡散させソースとゲート領域を作製した後、SOG薄膜を使ってゲート絶縁層を作製し、最後に電極を作製する新しいプロセスを考案した。この場合、従来のリソグラフィ方法では、選択拡散後のソースとドレイン領域の判別ができずゲート絶縁層の加工が困難だが、この問題は本研究で提案するALLにより解決でき、デバイスを作製できた。さらにOHPシートを使ったフォトマスクの加工性が良好な点に着目、マスク外周をミクロン単位で研磨しフォトマスク間のパタンずれを無くすことでマスク合わせ精度を改善、物理的に重ねるだけで20ミクロン程度の位置合せ精度を実現した。
プロセスの柔軟性を高め、微細化に貢献するため、導入した基板表面を短時間で昇温し熱処理する装置の特徴を生かしたSOG膜の作製や熱拡散特性の改善、水素ラジカルを用いたレジスト除去法を応用したドライ現像による2層レジストプロセスを考案、銀ペーストとシリコン異方性エッチングを使ったアルミ電極に変わる電極作製を試験し、プロセスの拡張性を広げた。以上の結果より、不純物拡散の簡素化、リソグラフィ装置の大幅な簡素化を可能にでき、理科室でのナノテクプラットフォーム構築が可能なことを実証できた。
さらに得た知見をもとに選択拡散法、シリコン異方性エッチング、ALLを併用し、教科書に記載される構造と同じ構造のバイポーラトランジスタを1回の熱拡散で作製する新しい作製方法を考案、実際にトランジスタの構造が実現可能なことを実証できた。この方法はプロセスの簡素化に加えベース幅や各不純物濃度を独立制御できるため、講義と併せ高い教育効果が期待できる。
|
| Strategy for Future Research Activity |
新しく考案したプロセスによるMOS FETを構成するp-n接合の素子特性の評価、MOSキャパシタの評価、ALLのアライメント精度の改善、塗布型電極材料による電極作製の簡素化について引き続き検討する。さらに、めっき等の方法による簡素化についても可能性を検討する。これらの検討により、プロセス全体の簡素化と再現性及び信頼性の改善に努め、プロセスの簡素化の完成度を高める。
本研究で実現する簡素化プロセスを用いてMOS FETを作製し、その素子特性を総合評価する。得られた知見をもとにしたより高度なデバイスであるCMOS FETの試作評価を行う。これらの検討により、プロセスの簡素化とデバイス特性及びデバイスを構成する各素子の特性の関係が明らかにする。さらに、各プロセスの限界を確認するため、電子線リソグラフィを用いてより微細なパタンを実現、本研究で提案する大気中での熱拡散プロセスの限界を探索する。
これらの結果を工学実験などに反映させ、継続的に高度化可能な工学教育プログラムの実現の可能性を探る。以上の一連の取り組み結果をもとに、本研究で提案する簡素化プロセスの可能性と応用の可能性を総合的評価し、その将来性を展望する。
以上の検討結果をもとに、一般的な理科室において、汎用の理化学機器を用いて半導体デバイスを学生自らが、設計製作評価できる環境を構築、その環境における簡素化作製プロセスを確立、学習到達目的に応じて自在に対応できるナノテクプラットフォームを実現する。
|
| Causes of Carryover |
実験をしながら計画どおりの物品購入を順次行っていたが、実験の途中で本研究遂行に有意義な応用がわかり、その確認実験完遂に時間がかかると予想されるため、実験に必要な経費として次年度の使用にあてることにした。
|
