2017 Fiscal Year Annual Research Report
高性能計算に革新をもたらす非ノイマン型FPGAオーバーレイアーキテクチャの創出
| Project/Area Number |
17H01706
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
柴田 裕一郎 長崎大学, 工学研究科, 准教授 (10336183)
滝沢 寛之 東北大学, サイバーサイエンスセンター, 教授 (70323996)
|
|---|
| Project Period (FY) |
2017-04-01 – 2020-03-31
|
| Keywords | オーバーレイアーキテクチャ / FPGA / 非ノイマン型 / データフロー / 高位合成 / 高性能計算 |
|---|
| Outline of Annual Research Achievements |
本研究では、次世代の高性能計算機を実現するために、回路再構成可能半導体であるFPGAを利用するための非ノイマン型オーバーレイアーキテクチャとその基盤技術の創出を目的として、FPGAクラスタ上において対象計算毎に専用ハードウェアを構成して計算を実現するための仮想アーキテクチャ（オーバーレイ）を設計すると共に、アルゴリズムを複数FPGAに跨るデータフロー回路として実装するための高位合成コンパイラを開発する。
本年度では、FPGAオーバーレイ(OVA)の開発準備として、FPGA OVAの概念設計とデータフローマシン高位合成コンパイラの仕様策定を行った。まず、FPGA OVAの概念設計として、計算アルゴリズムをデータフローグラフ(DFG)化しそれを回路再構成によりデータフロー(DF)エンジンとしてハードウェアにマッピングする計算モデルやその制御方式、および再構成部分と固定ハード間の機能分割について検討を行った。OVAを実装するフレームワークとして、固定ハードである「シェル」の設計と実装を行った。最後に、ホスト部分として、シェルを制御するためのドライバ、API、オブジェクトライブラリから構成される処理系の仕様や機能設計を行った。
次に、DFエンジンを生成する高位合成コンパイラの仕様策定に向けて、多重ループにより書かれたステンシル計算および多体問題計算を対象計算問題として選んだ上で、その調査を行った。これに基づき、データフローマシンの基本計算モデルやコンパイラへ入力する言語仕様の検討を行った。
加えて、ソフトウェア基盤やFPGAハードウェア基盤の開発環境を整備した。その後、ソフトウェア基盤・ハードウェア基盤、およびFPGA OVA用データフロー高位合成コンパイラの開発を開始した。加えて、次年度に予定するFPGAクラスタ試作に向け、FPGAボード等の選定を含むシステム設計を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
各種検討や仕様策定、開発環境の整備を行うと共に、FPGA上固定ハードウェアである「シェル」の設計と実装を行っており、概ね研究実施計画の通りに進んでいる。
|
| Strategy for Future Research Activity |
今後は、策定した仕様に基づいた開発を実施していくことになるが、研究分担者らとその分担内容やスケジュールを決めながら、密に連携して研究を推進していく予定である。
|
