Development of Time-Varying Chip-ID Based on Transistor Models Considering Transient Degradation

2019 Fiscal Year Final Research Report

• Project/Area Number: 17H01713
• Research Category: Grant-in-Aid for Scientific Research (B)
• Allocation Type: Single-year Grants
• Section: 一般
• Research Field: Computer system
• Research Institution: Kyoto University
• Principal Investigator: Sato Takashi 京都大学, 情報学研究科, 教授 (20431992)
• Co-Investigator(Kenkyū-buntansha): 廣本 正之 京都大学, 情報学研究科, 講師 (60718039)
• Project Period (FY): 2017-04-01 – 2020-03-31
• Keywords: チップID / 経年劣化 / 集積回路設計 / 認証 / 暗号

Outline of Final Research Achievements

The response of chip-ID circuits, which utilize unavoidable characteristic variation during chip fabrication for individual identification, should not change with time. However, it may change due to the degradation of transistors that compose the ID circuits. In this study, the dominant factors of characteristic variation were clarified through the measurement of the aging variation of the transistors, and simulation model as well as circuit-design environment that consider device-aging have been defined. In addition, robust chip ID circuits with smaller output-value fluctuation against temporal characteristic variation of transistors has been newly designed.

Free Research Field

集積回路工学

Academic Significance and Societal Importance of the Research Achievements

半導体回路の応用は広く、社会情報インフラの構築等、我々の生活において不可欠となっている。それ故に、半導体回路の突発的な故障は、致命的事象にも直結し得る。本研究で扱うチップID回路は、特性ばらつきをメリットと捉えてチップの個体識別等に活用する回路であり、安全な情報社会を実現するためのキーデバイスの一つである。特性変動を考慮したトランジスタモデルは、回路動作に伴う特性劣化の定量的評価、回路の個体識別、および模造品の指摘や故障の予知を可能とする技術等に広く活用できる。また、チップID回路等、特性変動に対し耐性の高い回路の設計が可能となるため、安全、安心な社会の創生に貢献する。