2008 Fiscal Year Final Research Report
Architecture and Circuit-Level Co-Design for Low-Power High-Performance Microprocessor
| Project/Area Number |
18200002
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (A)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
NAKAMURA Hiroshi The University of Tokyo, 先端科学技術研究センター, 准教授 (20212102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
NAKAMURA HIROSHI 東京大学, 先端科学技術研究センター, 准教授 (20212102)
IMAI MASASHI 東京大学, 駒場オープンラボラトリー, 特任准教授 (70323665)
KONDO MASAAKI 電気通信大学, 大学院・情報システム学研究科, 准教授 (30376660)
USAMI KIMIYOSHI 芝浦工業大学, 工学部, 教授 (20365547)
|
|---|
| Project Period (FY) |
2006 – 2008
|
| Keywords | 低消費電力 / 動的リーク電力 / パワースイッチ / 命令実行制御 |
|---|
| Research Abstract |
本研究では、パワースイッチと呼ばれる回路技術を活用したパワーゲーティング手法を用いて、高性能プロセッサの低消費電力化を実現することを目指した研究を遂行した。回路技術とアーキテクチャ、コンパイラという異なる設計階層間の協調により電源制御を統合的に行なった点が特徴である。それぞれの階層間が協調して低電力化を達成するための基盤技術として、パワーゲーティングを有効活用するための命令レベルにおける制御手法、コードの解析によるソフトウェアからの指示に基づくパワーゲーティングを実現するコンパイラ手法、パワースイッチによる空間的・時間的なオーバーヘッドを低減する回路技術の開発を行なった。また、シミュレーション評価によりこれらの手法がプロセッサのリーク電力を大幅に削減可能であることを示した。
|
Research Products
(46 results)
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Design and Implementation of Fine-grain Power Gating with Ground Bounce Suppression2009
Author(s)
K.Usami, T.Shirai, T.Hashida, H.Masuda, S.Takeda, M.Nakata, N.Seki, H.Amano, M.Namiki, M.Imai, M.Kondo, and H.Nakamura
Organizer
22nd International Conference on VLSI Design (VLSI Conference'09)
Place of Presentation
(381-386)
Year and Date
20090100
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
