2008 Fiscal Year Annual Research Report
| Project/Area Number |
18560327
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
池田 誠 The University of Tokyo, 大規模集積システム設計教育研究センター, 准教授 (00282682)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐々木 昌浩 東京大学, 大規模集積システム設計教育研究センター, 助教 (50339701)
|
|---|
| Keywords | OPC / 網羅的セルレイアウト生成 / セルリーク電流最小化 / セル歩留まり / 焦点深度 / 露光時間 / セルレイアウト自動合成 |
|---|
| Research Abstract |
本年度は研究計画に沿って、以下の観点から研究を進めた:1.セルレイアウトの自動合成手法の実装と評価2.生成されたライブラリを用いたVLSIの自動設計および設計VLSIの評価
セルレイアウトの自動合成に関しては、ばらつきが大きく評価が明確化しやすいガラス基板上におけるセルの生成を実施し、設計フローを構築することで、レイアウトを行い、試作結果の評価を行った。
また、ばらつきが遅延時間に与える影響に関して、ロジックテスターなどを用いることで評価を行い、遅延変動の影響に関する評価を実施した。
また、論理セルにおけるリーク電流に関して、OPCがリーク電流に与える影響に関して、セルレイアウトの網羅的な生成により得られるOPCの描画パタンから各レイアウトにおけるリーク電流を求めることで、リーク電流を考慮することで低減が可能であることを示し、この指針に従ったセルレイアウト生成がリーク低減に効果的であることを示した。
|
