2009 Fiscal Year Self-evaluation Report
Fabrication of High-quality SiC-MOSFETs for Advanced Power Electronics
| Project/Area Number |
19676001
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (S)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
Thin film/Surface and interfacial physical properties
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
WATANABE Heiji Osaka University, 大学院・工学研究科, 教授 (90379115)
|
|---|
| Project Period (FY) |
2007 – 2011
|
| Keywords | 界面 / パワーエレクトロニクス / MOSデバイス |
|---|
| Research Abstract |
本研究課題は、人類が直面する環境・エネルギー問題の解決に向けた、電気エネルギーの有効利用を可能にする理想SiCパワーデバイスの創成を目的としている。SiC半導体は従来のSiに比べて優れた特性を有し、次世代パワーデバイス用材料として注目されている。またMetal-Oxide-Semiconductor(MOS)型電界効果トランジスタ(FET)は、典型的なノーマリオフ動作のスイッチングデバイスであり、安全性や回路構成の観点からもその実用化が期待されている。
SiC-MOSデバイスを構成する絶縁膜には、従来のSiデバイスと同様、基板表面を酸化して形成したSiO2を用いている。しかし、SiC半導体は化学的・機械的に非常に安定な材料であり、MOSデバイス作製の第一段階であるSiC基板の表面清浄化や平坦化技術が未だ確立していない。またSiC上の熱酸化SiO_2中には多量のカーボン不純物が残存し、MOS界面に濃縮されたカーボンは電気特性や絶縁耐圧を著しく劣化させる。従って、SiCの優れた物性から予測されるデバイス性能を実現するには至っておらず、理想SiC-MOS構造の作製技術を確立し、特性に優れたパワーデバイスを実現することが、電気エネルギーの有効利用の観点から急務となっている。
本研究では理想SiC-MOSデバイスの創成を可能にする技術として、(1)大気圧高密度プラズマを用いたSiC半導体表面の平滑化・清浄化技術、(2)超薄SiO_2/SiC構造の作製とプラズマ応用による界面電気特性改善法の開発、(3)高誘電率(High-k)絶縁膜との積層構造SiC-MOSデバイスの作製技術を確立し、(4)高性能SiC-MOSFETを完成させる。さらに(5)絶縁破壊現象のナノスケール観測によってSiC-MOSデバイスの信頼性劣化モデルの構築を目指す。
|
