2008 Fiscal Year Final Research Report
Nano-scale control of metal/high-k dielectric gate stack structures
Project/Area Number |
19760027
|
Research Category |
Grant-in-Aid for Young Scientists (B)
|
Allocation Type | Single-year Grants |
Research Field |
Thin film/Surface and interfacial physical properties
|
Research Institution | Waseda University |
Principal Investigator |
OHMORI Kenji Waseda University, ナノ理工学研究機構, 准教授 (00421438)
|
Project Period (FY) |
2007 – 2008
|
Keywords | 金属電極 / high-k絶縁膜 / 仕事関数 / 特性ばらつき |
Research Abstract |
Si MOSFET(metal-oxide-semiconductor field-effect-transistor)において、これまでのポリシリコン/シリコン酸化膜のゲート構造に代わり、金属/high-k絶縁膜が用いられようとしている。トランジスタの動作指標である閾値等は、金属ゲート材料の実効仕事関数で決まるため、その制御が大きな課題となっている。また、金属の結晶性が近年問題の顕在化が懸念される特性ばらつきに対してどう影響するかは、まだ判っていなかった。 本研究では、Ru-Mo合金の組成比を変える事により結晶性を制御し、それらを微細トランジスタの電極として用いて結晶粒径の特性ばらつきに対する影響を調べた。その結果、大きな(〜25nm)平均結晶粒径の金属薄膜をゲート電極として用いた場合は、微結晶(平均粒径〜4nm)の場合と比べて特性ばらつきが大きい事を見いだした。また、その解決法として、金属薄膜の電気的特性を変化させずに、結晶粒径を小さくする方法として、C添加法を開発した。
|