2021 Fiscal Year Annual Research Report
Inverstigation on vertical tunnel FET using Si/III-V heterojunction and their three-dimensional integrated circuit applications
| Project/Area Number |
19H02184
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
冨岡 克広 北海道大学, 情報科学研究院, 准教授 (60519411)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
池辺 将之 北海道大学, 量子集積エレクトロニクス研究センター, 教授 (20374613)
本久 順一 北海道大学, 情報科学研究院, 教授 (60212263)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 電気・電子材料 / 半導体デバイス / 結晶成長 / 省エネルギー / ナノワイヤ / ナノ材料 |
|---|
| Outline of Annual Research Achievements |
本研究は、研究代表者が独自に確立してきた半導体ナノワイヤ選択成長技術を用いることで、ナノワイヤとSi基板の界面に形成されるSi/III-Vヘテロ接合によっ
て、低消費電力性能と高性能化を両立できる縦型トランジスタ構造の次世代集積回路の基盤技術を確立する。具体的には、Si上のIII-Vナノワイヤ異種集積技術に よって、高品質ナノワイヤチャネルとSi/III-V異種接合を形成することで、グリッド細線上に加工したSOI基板上に、大幅に低い電圧でスイッチング動作する縦型 トンネルFETをアレイ集積し結晶成長技術で高性能化を図る。さらに、配線構造を工夫することで相補型スイッチング動作を実証し、縦型ナノワイヤTFET構造から なる立体集積回路構造の作製技術・三次元プロセス技術を構築し、回路動作へ向けた、超低消費電力・高効率立体集積回路の基盤技術の創出を目指す。
研究期間を3年に設定し、最終年度年度は、以下の研究課題について研究を実施した。(i) Si細線上のSi/III-V界面デバイスについて、ナノワイヤ成長に不純物パルスドーピング法を導入し、SOI上の縦型TFET素子の閾値電圧制御方法を検討する。(ii)SOI(111)上に形成したSi細線構造上の変調ドープ型ナノワイヤ/Si縦型ゲートオールアラウンドTFETの動作確認、 (iii)立体配線技術の最適化によるナノワイヤインバータ立体回路構造の構造設計と作製プロセス技術の確立。(i)～(iii)の研究課題で得られた知見・技術を基に、垂直チャネル構造からなるナノワイヤアレイの立体集積回路構造を試作する。さらに、0.5 V以下で動作するナノワイヤ論理回路を試作することで、従来の平面集積にとらわれない縦型集積回路作製とその高度プロセス技術を確立する。
|
| Research Progress Status |
令和3年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和3年度が最終年度であるため、記入しない。
|
Research Products
(16 results)
