2021 Fiscal Year Final Research Report
An FPGA-based ultra-fast hardware sorting algorithm
| Project/Area Number |
19K20276
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 60080:Database-related
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | FPGA / ソーティング / OpenCL |
|---|
| Outline of Final Research Achievements |
This research took full advantage of the features of FPGAs, such as the ability to implement application-specific computation pipelines and data supply mechanisms, to develop hardware algorithms that perform sorting at high speed. Specifically, I proposed a new architecture that applies a virtual merge sorter tree utilizing on-chip memory to a sub-tree of the high-throughput merge sort tree of existing research, and combined the tree with a sorting network. We developed an OpenCL library that calls this sorting engine as a function, and evaluated its sorting performance. The evaluation result showed that the sorting perfomance of the proosed method was three orders of magnitude better than that of merge sort written in OpenCL.
|
| Free Research Field |
高性能計算，計算機システム，再構成可能コンピューティング
|
| Academic Significance and Societal Importance of the Research Achievements |
FPGAを用いた高性能計算手法は専門性の高いレジスタレベルでの設計が主流であり，その結果アプリケーション開発者はFPGAの使用を敬遠する傾向にあった．本研究においてもソーティングアルゴリズムはレジスタレベルで設計されているが，彼らに広く利用されることを見据え，ソーティングエンジンをOpenCL環境で呼び出せるようにライブラリ化した．すなわち，アプリケーション開発者が低レイヤな部分を意識することなく，高位言語の抽象度にとどまりながら，レジスタ転送レベルで最適化されたソートを整数型および浮動小数点型データの両方に対して実行できることを示した．また，成果物であるコードはオープンソースとして公開した．
|
