2008 Fiscal Year Annual Research Report
MEMS・レーザアレイによる高速動的光再構成型ゲートアレイの研究開発
| Project/Area Number |
20200027
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
渡邊 実 Shizuoka University, 工学部, 准教授 (30325576)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 史典 九州工業大学, 情報工学研究院, 教授 (60134970)
荻原 昭文 高松工業高等専門学校, 電気情報工学科, 准教授 (00342569)
|
|---|
| Keywords | 光再構成ゲートアレイ / プログラマブルデバイス / MEMS / DLP / ホログラムメモリ / FPGA |
|---|
| Research Abstract |
本研究では、ホログラムメモリ、MEMS(ミラー・アレイ・デバイス)、レーザアレイ、光書き込み型ゲートアレイVLSIから構成され、超高速動的再構成可能な光再構成型ゲートアレイを開発する。この開発の中で、本年度はMEMSデバイスの立ち上げ・評価を実施した。TEXAS INSTRUMENTSのDLPデバイスを導入し、DLPを制御するために必要なソフトウエア類、支援基板類の開発を行った。そして、そのDLPと支援システムを使用して静的なホログラムメモリの実装を行い、その光再構成試験に成功した。現在のところ、1つのコンテキストの実装に成功したのみであるが、次年度にはマルチコンテキスト化に向けて研究を進める予定である。
また、大容量の記録を可能にする体積ホログラムメモリとして、液晶と高分子からなる有機複合材料を用いた高分子分散型液晶ホログラムメモリ技術を導入し、その高合子分散型液晶ホログラムメモリ専用の記録光学系を開発した。光再構成に使用するコンテキストパターンをマスクで生成し、高分子分散型液晶ホログラムメモリへの書き込み試験を行った。結果、寸法、コントラスト共に問題のないコンテキストの生成に成功し、光再構成型ゲートアレイに対する光再構成試験に成功した。
動的再構成・論理合成ツール・配置配線ツールの開発においては、カリフォルニア大学バークレー校で開発された論理合成ツールSISとトロント大学で開発されたFPGA用配置配線ツールVPRをベースにして、光再構成型ゲートアレイ専用のツールの動的再構成に必須となるコンテキスト間の最適化について研究開発を進めた。
|
