2009 Fiscal Year Annual Research Report
MEMS・レーザアレイによる高速動的光再構成型ゲートアレイの研究開発
| Project/Area Number |
20200027
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
渡邊 実 Shizuoka University, 工学部, 准教授 (30325576)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小林 史典 九州工業大学, 情報工学研究院, 教授 (60134970)
荻原 昭文 神戸市立工業高等専門学校, 電子工学科, 教授 (00342569)
|
|---|
| Keywords | 光再構成ゲートアレイ / プログラマブルデバイス / MEMS / DLP / ホログラムメモリ / FPGA |
|---|
| Research Abstract |
本研究ではホログラムメモリ、MEMS(ミラー・アレイ・デバイス)、レーザアレイ、光書き込み型ゲートアレイVLSIから構成され、超高速動的再構成可能な光再構成型ゲートアレイの開発を進めている。昨年度はMEMSデバイス、TEXAS INSTRUMENTSのDLPデバイスを導入し、DLPを制御するために必要なソフトウエア類、支援基板類の開発を行った。そして、そのDLPと支援システムを使用して静的なホログラムメモリの実装を行い、1つのコンテキストの光再構成試験に成功した。本年度は、それらの開発成果を受けて、マルチコンテキスト化の研究に取り組み、4つのコンテキストの実装まで研究を進めた。次年度には、ミラーの角度制御を用いたホログラムメモリの読み出し試験に着手する予定である。
一方、大容量の記録を可能にする体積ホログラムメモリとして、液晶と高分子からなる有機複合材料を用いた高分子分散型液晶ホログラムメモリ技術の研究を進めている。今年は偏光依存性を活用した高密度記録に関する研究を進め、その書き込み、読み出し試験に成功した。回折効率に、まだ改善しなければならない課題が残るが、その点については次年度に取り組む。
動的再構成・論理合成ツール・配置配線ツールの開発においては、論理合成ツールSISとFPGA用配置配線ツールVPRをベースにして光再構成型ゲートアレイ専用ツールの開発を進めた。特に、動的再構成時に必須となる、コンテキスト資源と、ゲートアレイ上の物理実装資源との間の対応関係の最適化について新提案を行い、その有効性を実証した。この手法を用いると将来的にゲートアレイ実装に必要な論理合成とシミュレーションの所要時間の大幅な短縮が可能になる。次年度は、この最適化についてさらに研究を進め、実際の実装も含めた評価試験に取り組む予定。
|
