2010 Fiscal Year Self-evaluation Report
Super-Low-Operating-Voltage Dependable SRAM Using Total Variability Suppression Effects in FD-SOI
| Project/Area Number |
20360161
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
KAWAGUCHI Hiroshi Kobe University, システム情報学研究科, 准教授 (00361642)
|
|---|
| Project Period (FY) |
2008 – 2011
|
| Keywords | SRAM / ディペンダブルVLSI / ばらつき / 低電圧動作 / FD-SOI |
|---|
| Research Abstract |
平成20年度は、0.13ミクロンFD-SOI技術の基板バイアスキャラクタライズおよび基板バイアス回路に注力する。基板バイアスをBOX層下部の基板から印加し、どの程度の基板バイアスをかけると、しきい値がどの程度変化するのか、その度合いを明らかにする。基板バイアス用の昇圧・降圧回路方法およびその制御方式について検討を行う。
平成21年度には、平成20年度に得たFD-SOI基板バイアスの知見をディペンダブルメモリセルに適用する。セル構成を決定し、それからメモリセルの動作ばらつきをキャラクタライズする。
平成22年度には、ディペンダブルFD-SOI SRAMのメモリシステムの設計に主眼を置く。
平成23年度には平成22年度に設計したチップの検証・評価を行い、実動作を確認する。10-6のビットエラーレートで、0.3V以上の電圧改善を目指す。
|
