SVG記述のハードウェア描画装置に関する基礎的研究

2008 Fiscal Year Annual Research Report

• Project/Area Number: 20500059
• Research Institution: National Institute of Informatics
• Principal Investigator: 米田 友洋 National Institute of Informatics, アーキテクチャ科学研究系, 教授 (30182851)
• Keywords: 非同期式設計 / SVG / ハードウェア化

Research Abstract

SVGデコード用状態遷移機械のハードウェア化としては,遷移を引き起こす入力(8ビット)に対し,256個の遷移先状態エントリを並べておき,現状態エントリアドレスに入力ビットを連接したもので,遷移先状態エントリを引く.しかし,この方法では遷移先数が少ない場合,多くの無駄エントリが生じる.遷移入力が8ビットでも,平均的には遷移先は256個よりも遙かに小さいことを考慮し,各状態において実際に遷移を引き起こす入力の各ビットの共通の部分をmaskとして記録し,異なる部分のみのエントリをメモリ上に並べる.ただし,maskされないビット(offset)のビット数が大きくなると無駄なエントリが増えるため,offsetの上位4ビットについて,そのパタンが実際に表れるかどうかを16ビットのビットマップ(bitmap)として持つ.
この方式について,ハードウェアの基礎設計を行い,論理シミュレーションにより動作を確認した.一方,SVGのデコードが終了すると,描画コマンドに対応する「タグ・属性」と描画データに相当する「文字列・属性値」が得られる.前者はコマンドデコーダに送られ,描画コマンドのテンプレートが生成される.描画命令生成器は,これらのテンプレート,およびそれらと対応する文字列・属性値を受け取り,実際の低位描画命令列を生成する.並列に実行できる描画については複数のコマンドデコーダと描画命令生成器により並列に処理する.また,その他の描画も最終出力で順序関係を保証すればよいものに関しては,順序情報を管理することで,複数のステップをオーバーラップできる.この方式の概念設計を行い,概念レベルのシミュレータを作成し,動作を確認した.