SVG記述のハードウェア描画装置に関する基礎的研究

2009 Fiscal Year Annual Research Report

• Project/Area Number: 20500059
• Research Institution: National Institute of Informatics
• Principal Investigator: 米田 友洋 National Institute of Informatics, アーキテクチャ科学研究系, 教授 (30182851)
• Keywords: 非同期式設計 / SVG / ハードウェア化

Research Abstract

SVGデコード用状態遷移機械のハードウェア化としては,遷移を引き起こす入力を8ビットとした場合,256個の遷移先状態エントリを並べておき,現状態エントリアドレスに入力ビットを連接したもので遷移先状態エントリを引くことにより,高速に状態遷移を実現する方法が考えられる.しかし,この方法では遷移先数が少ない場合,多くの無駄エントリが生じる.これを防ぐために,(1)各状態において遷移を引き起こす入力のパタンが実際に表れるかどうかをビットマップ(bitmap)として持ち,1となっているビットに相当するエントリのみを用意する方法,(2)ビットマップのサイズを減らすために,実際に遷移を引き起こす入力の各ビットの共通の部分をマスク(mask)として記録し,マスクされないビット(offset)の上位数ビットについてのみビットマップを持つ方法,(3)遷移先状態がひとつのみの場合がしばしば現れることに着目し,そのような状態遷移についてのみ,入力を陽に比較できる仕組みを作り,上記の方法と組み合わせる手法,等について概念設計を行い,簡単なシミュレーションにより効率を比較した.また,SVG記述中の描画要素には,それらを並列に描画しても描画結果には影響を与えないものがある.ハードウェアにより効率良くデコードを行うためには,そのような並列描画可能な要素を抽出し,並列にデコード処理を行うことが重要である.そこで,与えられたSVG記述中の描画要素の並列性を抽出するアルゴリズムについて,いくつかの方式を考案し,比較検討した.