| Research Abstract |
SVG記述中の描画要素には,それらを並列に描画しても描画結果には影響を与えないものがある.ハードウェアにより効率良くデコードを行うためには,そのような並列描画可能な要素を抽出し,並列にデコード処理を行うことが重要である.逆に言えば,並列性のない要素は逐次的にデコードし,その順に描画する必要がある.本年度は,(1)バウンディッドボックス法に比べて高速に実行できるウィンドウ分割に基づく重なり判定アルゴリズム,(2)そのウィンドウサイズを可変化することによるアルゴリズムの最適化,(3)並列度を上げるためにオブジェクトの分割を自動的に行うアルゴリズム,(4)オブジェクトの層間移動により,並列処理に必要となる描画ユニット数の削減,をコーディングし,実際のSVG記述を前処理できるツールを作成した.また,典型的なSVG記述例を用いて得られる並列度を評価した.一方,SVGデコード用状態遷移機械のハードウェア化としては,(1)各状態において遷移を引き起こす入力のパタンが実際に表れるかどうかをビットマップ(bitmap)として持ち,1となっているビットに相当するエントリのみを用意する方法,(2)ビットマップのサイズを減らすために,実際に遷移を引き起こす入力の各ビットの共通の部分をマスク(mask)として記録し,マスクされないビット(offset)の上位数ビットについてのみビットマップを持つ方法,(3)遷移先状態がひとつのみの場合がしばしば現れることに着目し,そのような状態遷移についてのみ,入力を陽に比較できる仕組みを作り,上記の方法と組み合わせる手法,について具体的にハードウェアを設計し,論理シミュレーションにより機能を確認するとともに,LSIを試作した
|
