2011 Fiscal Year Annual Research Report
細粒度自律電源制御・不揮発ロジックに基づく低消費電力FPGA
| Project/Area Number |
21700052
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
張山 昌論 東北大学, 大学院・情報科学研究科, 准教授 (10292260)
|
|---|
| Keywords | 複数電源電圧 / 強誘電体 / フローティングゲートMOS / 非同期式回路 / FPGA / リーク電流 |
|---|
| Research Abstract |
半導体プロセスの微細化に伴う開発費・開発期間の増大を背景に,チップ製造後に演算器の機能,演算器間の接続をプログラムできるFPGAが注目を浴びている.しかしながら,高いプログラマビリティのために面積・消費電力が膨大となる問題がある.本研究では,演算状況に応じてルックアップテーブル(LUT)毎に,電源電圧・しきい値などを自律的リアルタイムで最適化するアーキテクチャを開拓する.また,各LUTの使用状況を自律的に把握し,未使用時にLUT毎にパワーゲーティングを行うアーキテクチャを開拓することを目的としている.
本年度は,高稼働率動作領域において非同期方式の消費電力が多いという欠点を解決するために,非同期式回路および同期式回路の両方に利用可能なLUTの構成を考案した.稼働率の低い処理を行う回路ブロックは非同期式回路を構成することにより,動的消費電力を削減できる.さらに,稼働率の高い処理を行うブロックにおいては,同期式回路を構成することにより,ハンドシェーク回路の消費電力のオーバーヘッドを低減することができる.このようなハイブリッドアーキテクチャにより,どのような稼働状況においても,消費電力効率を高めることが出来るアーキテクチャを実現した.提案の基本回路を65nm CMOS回路で試作し,その動作確認を行った.
また,不揮発メモリであるフローティングゲートMOSメモリを用いて,演算・記憶回路を一体化する回路を考案し,それに基づく,リコンフィギャラブルアーキテクチャを考案した.
|
