2009 Fiscal Year Annual Research Report
| Project/Area Number |
21760254
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
佐藤 隆英 University of Yamanashi, 大学院・医学工学総合研究部, 准教授 (10345390)
|
|---|
| Keywords | 集積回路 / 発振回路 / 低雑音増幅回路 / アクティブインダクタ |
|---|
| Research Abstract |
本研究は、集積回路において非常に大きな面積を占めるインダクタを用いることなく無線通信用の集積回路を実現し、無線通信システムの劇的な小型化を目標としている。研究計画の初年度にあたる平成21年度は、無線通信システムにおいてインダクタが重要な役割を果たす発振回路および低雑音増幅回路に着目しインダクタを用いないそれらの回路ブロックの構成の理論的な検討を行い、より優れた性能を有する構成の提案への道筋をつけた。平成21年度の主な成果は以下の3点である。第1に、既存のインダクタを用いない発振回路及び低雑音増幅回路の調査を行った。既存の発振回路のうち4相出力が可能なtetrahedral oscillatorに着目しその発振原理についての解析を行った。発振条件を明らかにするため、回路をモデル化し解析を行った。モデルを用いた解析で得られた結果とspiceによる計算機シミュレーションの結果との比較よりモデルの妥当性を確認した。また、低雑音増幅器として増幅素子が生ずる熱雑音の打ち消しが可能な増幅回路に着目し、これまで明らかになっていなかった最適設計の手法を検討した。第2に、アクティブインダクタの低消費電力構成を提案した。インダクタの動作を模擬する回路であるアクティブインダクタは、インダクタの代わりに用いることにより既存の設計資産を生かしつっインダクタ用いない回路を実現可能であるため近年着目されている。本研究ではジャイレータ型のアクティブインダクタを対称構成で実現することにより、その特性が2個の入力端子で等しく低消費電力で実現可能となる事を明らかにし、論文として発表した。第3に、インダクタを用いない発振回路および種々の要素回路の予備試作を行い次年度以降の試作に備えた。
|
