Logic threshold voltage stabilization in silicon carbide integrated circuits within a wide temperature range

2023 Fiscal Year Final Research Report

• Project/Area Number: 21K14209
• Research Category: Grant-in-Aid for Early-Career Scientists
• Allocation Type: Multi-year Fund
• Review Section: Basic Section 21060:Electron device and electronic equipment-related
• Research Institution: Kyoto University
• Principal Investigator: Kaneko Mitsuaki 京都大学, 工学研究科, 助教 (60842896)
• Project Period (FY): 2021-04-01 – 2024-03-31
• Keywords: 炭化ケイ素 / 電界効果トランジスタ / 論理回路

Outline of Final Research Achievements

In this study, we aimed to stabilize the logic threshold voltage of complementary circuits consisting of junction field-effect transistors made of silicon carbide (SiC), in order to develop integrated circuits that can operate in harsh environments. The amount of lateral diffusion of ion implanted atoms, which determines the JFET threshold voltage, was identified by crystallographic and device characterization. The use of deep donors in the channel region of n-channel JFETs was proposed, and sulfur was found suitable as a dopant by performing Hall effect measurements. We fabricated complementary JFETs composed of sulfur-doped nJFETs and demonstrated stabilization of logic threshold voltage from room temperature to 200℃.

Free Research Field

電子デバイス

Academic Significance and Societal Importance of the Research Achievements

イオン注入はパワーデバイスを作製する際にも必須の工程であり、得られた横方向拡散量はパワーデバイス設計にも有用である。一般的に、イオン化エネルギーの大きい深いドナーはデバイス応用上不利と考えられており、その研究はあまり行われていなかい。特に、SドープSiC層を電子デバイスに適用した報告は1報に限られており、その理解が進んでいなかった。本研究では、相補型JFETにSドープSiC層を世界で初めて適用し、理論予測通りに論理閾値電圧の変動が抑えられることを証明できた点が意義深い。なお、明らかとなったデバイス特性は他のワイドギャップ半導体におけるデバイス作製の際にも適用可能であるため、その波及効果は高い。