2013 Fiscal Year Research-status Report
生体医用分野用途に適した超低周波用集積化能動フィルタに関する研究
| Project/Area Number |
24560436
|
|---|
| Research Institution | 防衛大学校(総合教育学群、人文社会科学群、応用科学群、電気情報学群及びシステム工学群) |
|---|
Principal Investigator |
松元 藤彦 防衛大学校(総合教育学群、人文社会科学群、応用科学群、電気情報学群及びシステム工, 応用科学群, 教授 (10531767)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大淵 武史 防衛大学校(総合教育学群、人文社会科学群、応用科学群、電気情報学群及びシステム工, 応用科学群, 講師 (40582896)
|
|---|
| Keywords | 能動フィルタ / 超低周波フィルタ / 集積回路 / アナログ電子回路 / インピーダンススケーリング回路 / OTA / MOSFET / 生体医用電子回路 |
|---|
| Research Abstract |
本研究の目的は、超小型医用電子機器への応用が可能な超低周波用アナログ集積化フィルタ設計手法の確立である。超低周波用回路の実現のためには、大きな値の静電容量を持つコンデンサと大きな値の抵抗が必要になる。小さな面積での実装が要求される集積回路で実現するために、小さな容量値を拡大する回路であるインピーダンススケーリング回路と、大きな抵抗を実現するための小さなトランスコンダクタンス値（Gm）を持つOTA回路の開発に関する研究を行っている。
インピーダンススケーリング回路は、接地型の大容量コンデンサを実現する手法として知られていたが、我々の研究グループが平成24年3月に非接地型インピーダンススケーリング回路を提案した。これにより、バンドパスフィルタや伝送零点を有するローパスフィルタの超低周波化の実現が可能となる。その回路は、内部で使用されている差動単一利得増幅回路（DUA）を構成する2つのOTAにより非線形性が生じている。そこで、DDAと呼ばれる回路に負帰還をかけてDUAを構成することにより線形性を改善することができた。
雑音除去に優れた完全差動型フィルタの実現のためには、差動入出力構成が完全な対象型回路であることが望ましいが、その従来回路および改善された回路は、差動電流出力部の構成が対象ではない。そこで、新たな動作原理に基づく対象構成の非接地型インピーダンススケーリング回路を考案した。
低Gm線形OTAに対しても線形性改善に関する研究を行った。非線形項除去のための減衰信号を入力するトランジスタのバルク端子にも信号を入力し、トランジスタのしきい値を信号に適応させることにより、MOSFETを弱反転領域動作させた差動対の線形動作範囲を拡大した拡張型SINH回路の線形性をさらに向上することができた。
以上の研究成果に関して、1編の査読付英文論文、2件の国際会議論文、4件の国内会議にて発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
超小型医用電子機器への応用が可能な超低周波用アナログ集積化フィルタの設計手法を確立し、実験によりその性能を検証するという本研究の目的の中で、25年度分の研究方針として、超低周波用アナログ集積化フィルタを構成するためのインピーダンススケーリング回路とOTA回路の新しい回路構成に関する理論的解析、および集積回路の実験用ICチップ試作を計画した。
25年度も、前年度に引き続き、従来回路の改善手法や新しい設計手法の研究が順調に進んだ。理論的裏付けとなる回路解析も着々と進み、順調に発表を重ねてきた。特に、非接地型のインピーダンススケーリング回路の研究において、従来手法の改善手法および新しい回路構成法を提案できたことは、多様な超低周波回路の実現を可能とする重要な成果である。また、最近になって注目され始めたバルク信号入力の技術を、我々がこれまで遂行してきた低周波用OTAの線形化手法に導入することにより、さらなる線形性改善の効果が得られた。このように回路設計技術に関してアイデアが次々と生まれ、想定以上に研究が進展した。
一方、集積回路の実験用ICチップの試作準備には遅れが生じている。研究連携者との合同セミナーや打ち合わせによる助言を得て、知識習得の面での準備は進んだものの、当初予定していた東京大学大規模集積システム設計教育研究センター（VDEC）の試作サービスの利用に際していくつかの困難が生じたため、25年度中の試作の準備が整わなかった。そこで方針を転換し、民間の業者によるLSI設計・試作サービスを利用することとした。25年度末までに、業者との打ち合わせにより、26年度中の試作に関するスケジュールを策定した。
以上のとおり、現在までの達成度としては、新しい回路設計技術の考案と理論解析は想定以上に順調に進んだ半面、試作のスケジュールが遅れており、全体としてやや遅れているという状況である。
|
| Strategy for Future Research Activity |
交付申請書における当初の計画では、平成26年度の実施計画として、ポストレイアウトシミュレーションと試作ICチップの実験計測を挙げていた。しかし、25年度中の試作ができなかったため、試作が26年度にずれ込むこととなる。25年度中にVDECのサービス利用に関して問題が生じたため、教育機関向けLSI試作事業を行う民間業者に依頼することに方針転換した。業者との打ち合わせにより、昨年度末までに26年度後半の納品に向けたスケジュールを策定した。
半導体工場の設定する納期は年2回で8月と1月であるが、現在の進捗状況では8月の納期には間に合わないため、27年1月の納期に合わせた手続きを進める。それに向けた製造申し込み及び設計データの提出が10月である。業者とレイアウトツール使用の契約を結び、8月までにツール使用の講習を受講する。8月から9月にかけて実験用ICのレイアウト設計を遂行する。1月13日に予定されている納品後、年度内を目途に一通りの実験を行い、データを取得する。
一方、25年度までの研究成果の発表・論文投稿の準備および回路構成法に関する研究を平行して遂行していく。特に、25年度に提案した対称型非接地インピーダンススケーリング回路は、主な特性は確認できているものの、回路構成の新規性が高いが故に、不明な点も残されている。例えば、その回路は同相信号に対して負性抵抗の振る舞いをすることが最近になって判明した。今後、高次フィルタに応用していく際に検討すべき事項を一つ一つ解決すべく研究を進めていく。
新しい回路設計技術の考案と理論解析は想定以上に順調に進んだ半面、ICの試作については当初の計画から遅れが生じているが、26年度中にICチップの試作が完了すれば、今後の研究室としてのテストチップによる実験の実施を軌道に乗せるという本研究の目標を達成することができる。
|
| Expenditure Plans for the Next FY Research Funding |
本研究の実施内容は、(1)新しい回路の考案と解析、(2) 実験用ICチップ試作の2点である。支出が予定金額より少なく次年度に繰り越すのは、(2)の進捗状況が遅れているという理由によるものである。その要因の一つが、研究スタッフの不足である。加入した唯一の大学院生が電子回路を専攻していなかったため、本研究遂行者がその教育に時間と労力を割かざるを得なかった。また、(1)の遂行でアイデアが次々と生まれたため、その発表に勢力を傾けていた。一方、VDECのサービスの利用に際して2つの問題が生じていた。一つは設計ツール導入の際の不具合で、上記のように人手不足のため、打開できないままの状態であった。もう一つは、VDECと防衛大（防衛省）との契約や入札等で解決できない問題である。そこで、大学のみならず、専門学校や高校まで幅広く電子回路教育全般をサポートする業者を見出し、今年度試作を実施する運びとなった。
電子計算機の一部は、校内の研究費からの支出で購入することができ、また、実験用ICの試作を民間業者に依頼することになったため、当初予定していた電子計算機の購入予算を試作費用に回すことができる。チップ製造にかかる費用は、チップ、パッケージ、測定用ソケット等を合わせておよそ20万円程度である。レイアウトツールのライセンス料金が47万円、レイアウト講習費が12万円、測定に関する物品費として、電子計算機が40万円、測定機器制御ソフトウェアが17万円となる見込みである。24年度、25年度は、日本国内で国際学会に参加する機会があったが、26年度は海外での発表を予定している。それ以外にも国内の学会で研究成果を随時発表することを予定している。また、その他の費用として、論文の掲載料の支払いを予定している。
|
Research Products
(7 results)
