2015 Fiscal Year Annual Research Report
多機能融合・省電力エレクトロニクスのためのSn系Ⅳ族半導体の工学基盤構築
| Project/Area Number |
26220605
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
財満 鎭明 名古屋大学, 未来材料・システム研究所, 教授 (70158947)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
竹中 充 東京大学, 工学(系)研究科(研究院), 准教授 (20451792)
齋藤 晃 名古屋大学, 未来材料・システム研究所, 教授 (50292280)
|
|---|
| Project Period (FY) |
2014-05-30 – 2019-03-31
|
| Keywords | 半導体物性 / 結晶工学 / 表面・界面物性 / ゲルマニウム錫 / エネルギーバンド / 結晶成長 / 集積回路 / IV族半導体 |
|---|
| Outline of Annual Research Achievements |
本研究では、トンネルFETや光電融合多機能デバイスに向けたSn系IV族混晶の結晶成長技術およびバンド構造制御技術を開発している。本年度に得られた主な成果を以下に挙げる。
(1) 原子状水素供給分子線エピタキシー（MBE）法によりGeSn層の結晶性を改善した結果、正孔生成の原因となる浅い欠陥準位を室温において5E17/cm3まで低減できた。(2) Sbサーファクタント効果を活用した低温in-situドーピングMBE法によって、均一平坦かつ1.4E20/cm3に達する高電子濃度を有するSn組成6%のGeSnエピタキシャル層の形成を達成した。(3) 有機原料化学気相成長（MOCVD）法を用いて、Sn組成5%に達するGeSnエピタキシャル層の形成に成功した。また、同手法によりGe細線構造へのGeSn形成を行い、一軸圧縮歪Geの形成を実証した。(4) 電子線ロッキングカーブプロファイルによる材料中に分布する非一様格子歪の解析手法の開発を進め、GeSn/Geヘテロ界面近傍の湾曲歪を含む3次元歪分布を決定した。(5) 有機原料原子層堆積法によって300℃以下の低温でGeO2膜を形成し、Ge MOSキャパシタを作製した。Ge中の深い欠陥準位密度を評価した結果、GeO2堆積温度と伴に欠陥準位密度の増加が見出され、堆積温度200℃の欠陥密度は、300℃の場合の10分の1となった。これらの結果から、Ge基板中の深い欠陥密度の低減に向けた低温プロセスの重要性を実証できた。(6) ウェハボンディングとスマートカットにより作製したGe-on-Insulator (GeOI)基板のアニール条件の最適化によって、2000 cm2/Vs以上のキャリア移動を実現した。またGeOI基板上にGe細線導波路を作製し、波長2μmの中赤外光での導波路を初めて確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
GeSnを活用した電子デバイス、光電子デバイスの実現に向けて、これまでにMBEおよびMOCVD法による高Sn組成GeSnエピタキシャル層の各種形成技術、ドーピングやゲートスタック構造などの電子物性および界面物性の制御技術、プロセス技術の開発が順調に推進されてきた。GeSnエピタキシャル層中の欠陥構造の解明を進めるとともに、その欠陥およびキャリア物性の制御技術が開発された。また、ゲートスタック構造、ソース／ドレイン構造、金属／GeSn構造などのデバイス製造に不可欠な欠陥物性や電気特性の制御技術も構築されてきた。
GeSn/Geヘテロ構造における結晶物性評価に関して、これまでのナノビーム電子回折法では2次元的な歪み分布しか得られなかったが、ロッキングカーブの分析により電子線入射方向に沿った非一様歪み分布も含めた３次元的な歪み分布まで解析可能となり、微細構造の分析技術構築が概ね順調に進展している。
また、極めて高品質のGeOI基板の作製手法をほぼ確立しており、順調に計画は推移している。これによりGe素子を作製可能になりつつあり、今後GeSnを組み合わせた素子作製を通じて、電子特性および光学特性評価が可能になりつつある。
|
| Strategy for Future Research Activity |
MOSFETやトンネルFETなどのGeSn電子デバイス応用に向けて、これまでに開発したドーピングやゲートスタック形成技術を活用してデバイス構造の試作、および電気的特性の評価と物性解明を進めていく。また、光電子応用に向けて、フォトダイオードや電界発光デバイスなどの試作を検討していく。これらの評価分析を踏まえて、これまでに構築した結晶構造・電子物性の制御技術がデバイス特性に如何に貢献し得るかを実証していく。また、ウェハボンディングで作製したGeOI基板上に光学評価用の種々の導波路構造の作製も進める。さらに、GeOI基板上にGeSn等を結晶成長することで、GeSn層の電子特性や光学特性を解明するとともに、デバイス応用に向けた素子構造の検討を進める。
結晶構造の詳細分析に関して、TEM用断面試料作製による歪み緩和については弾性定数の異方性を考慮しておくことである程度対処できることが判明した。今後この成果を踏まえて厚さの異なる試料をもちいた歪み解析を進める。特にミクロンオーダーの厚膜試料に対して超高圧高圧電子顕微鏡を用いた解析を試みる。
|
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] 界面エネルギー制御による絶縁膜上GeSn薄膜の低温結晶成長2016
Author(s)
吉川勲, 黒澤昌志, 竹内和歌奈, 坂下満男, 中塚理, 財満鎭明
Organizer
応用物理学会 薄膜・表面物理分科会・シリコンテクノロジー分科会共催特別研究会「電子デバイス界面テクノロジー研究会―材料・プロセス・デバイス特性の物理―」（第21回）
Place of Presentation
東レ研修センター
Year and Date
2016-01-22 – 2016-01-23
-
-
-
[Presentation] Formation of GeSn layer sandwiched with strain-controlled GeSiSn layers2016
Author(s)
M. Fukuda, T. Yamaha, T. Asano, S. Fujinami, Y. Shimura, M. Kurosawa, O. Nakatsuka and S. Zaima
Organizer
9th International WorkShop on New Group IV Semiconductor Nanoelectronics and JSPS Core-to-Core Program Joint Seminar "Atomically Controlled Processing for Ultralarge Scale Integration"
Place of Presentation
Sendai, Japan
Year and Date
2016-01-11 – 2016-01-12
Int'l Joint Research
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
