2017 Fiscal Year Annual Research Report
Establishment of Fundamental Engineering of Sn-related Group-IV Semiconductor Materials for Multi-Functional and Low-Power Electronics
| Project/Area Number |
26220605
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
財満 鎭明 名古屋大学, 未来材料・システム研究所, 教授 (70158947)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
竹中 充 東京大学, 大学院工学系研究科(工学部), 准教授 (20451792)
齋藤 晃 名古屋大学, 未来材料・システム研究所, 教授 (50292280)
|
|---|
| Project Period (FY) |
2014-05-30 – 2019-03-31
|
| Keywords | 半導体物性 / 結晶工学 / 表面・界面物性 / ゲルマニウム錫 / エネルギーバンド / 結晶成長 / 集積回路 / Ⅳ族半導体 |
|---|
| Outline of Annual Research Achievements |
本研究では、トンネルFETや光電融合多機能デバイスに向けたSn系IV族混晶の結晶成長技術およびバンド構造制御技術を開発している。本年度に得られた主な成果を以下に挙げる。
（1）SiGeSn/GeSn/SiGeSn二重ヘテロ構造を作製すると共に、そのフォトルミネッセンス（PL）特性を明らかにし、量子閉じ込め構造によるPL発光強度の増大を見出した（2）MOCVD法によって形成したGeSnエピタキシャル層を用いてGeO2/GeSn/Ge MOSキャパシタを作製し、その界面準位密度分布を解明すると共に、電極形成後熱処理によって1E11/eV- cm2台まで界面準位を低減できることを実証した。（3）歪SOI上へのGaドープSiSn層の固相成長技術を開発し、その電子物性を明らかにした。1E20/cm3台の高濃度のGaドーピングによって価電子帯端を効果的に向上できることを見出し、トンネルFETのバンド構造制御に向けたSiSn/歪Siヘテロ構造の制御技術に関する知見を蓄積した。（4）貼り合わせGe-on-Insulator基板を用いた光素子作製プロセスの検討を進め、高精度にGe光導波路を作製する技術を確立した。この結果、種々の光導波路素子の実証に成功するとともに、フォトニック結晶導波路の実証にも成功した。またGe下層の二酸化シリコン膜を除去した吊り下げ構造の実証にも成功した。（5）電子線ロッキングカーブの位相回復により格子変位場を決定する手法により、積層欠陥の3次元的構造を決定した。また高分解能電子顕微鏡像に対して圧縮センシングによるノイズ低減および超解像化処理を行い、ピコメーターオーダーの精度で歪みを決定する手法を開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
前年度までのGeSnおよびSiGeSnの結晶成長に関する成果も踏まえて、デバイス構築に必要なエネルギーバンドエンジニアリングを含めた半導体ヘテロ構造の制御技術、IV続混焼へのドーピング技術、MOS界面およびMS界面の電気特性の制御技術に関する諸知見を蓄積できた。特にSiGeSn/GeSn二重ヘテロ構造の作製とその結晶物性と光電物性の関係について、PL測定を中心に詳細に明らかにできたことは、今後のヘテロ構造制御に向けた重要な指針を与えた。また、新規SiSn混晶のドーピング技術による電子物性制御はヘテロ界面制御に多様な選択肢を与える有望な成果である。これらの技術はMOS型トランジスタや受光・発光デバイスの試作に必要かつ有用であり、最終年度に向けて研究は順調に進行している。また、Ge-on-Insulator基板を用いた光素子作製・実証に関する研究も順調に進んでおり、特に赤外光に対する吸収が大きい二酸化シリコン層を除去した吊り下げ導波路の実証は、今後のGeSn光素子応用につながる重要な成果である。
結晶物性評価技術の構築に関連しては、電子線ロッキングカーブ、ナノビーム電子回折、高分解能電子顕微鏡法のそれぞれの特徴を生かした格子歪み解析法の開発が進められている。特圧縮センシングによる高分解能電顕像の解析のような当初予定していなかった成果もあり、概ね順調に進んでいる。
|
| Strategy for Future Research Activity |
最終年度に向けて、これまでの成果を統合したMOS型トランジスタなどの電子デバイス、受発光デバイスの試作とその物性評価を進める。結晶歪構造やナノ構造の制御も踏まえた結晶成長、ヘテロ界面形成、MS・MOS構造形成技術を集積し、GeSn MOSトランジスタ、SiGeSn/GeSn フォトディテクタ、LEDなどの試作を進めていく。特にIV族混晶ヘテロ構造による界面バンド構造、歪構造やキャリア閉じ込め効果、キャリア制御が、電子・光電子デバイスの実特性にどのような影響を及ぼすかを定量的に明らかにしていく。
また、Ge-on-Insulator基板上の能動デバイスを作製する研究を進める。また、より大規模な光電子集積回路を実現するためには、貼り合わせ後のGe基板剥離プロセスの均一性を向上することが必須となる。水素イオン注入条件や加熱条件を再検討し、基板剥離時の熱応力の影響を抑制して均一なGe-on-Insulator基板の実現を目指す。
加えて、結晶物性評価技術の統合に向けて、電子線ロキングカーブの位相回復による格子変位場決定の手法をSiGeSn多元混晶薄膜のヘテロ界面に適用し、界面近傍の３次元歪み場の分布を決定する手法を開発する。ヘテロ界面には転位等の格子欠陥も形成されるため、転位を含む領域の３次元変位場の決定を試みる。また高分解能電子顕微鏡像の圧縮センシングによる画像解析法をSiGeSn混晶薄膜ヘテロ界面に適用し、歪み分布の決定を行う。さらにこれら結晶物性がデバイス特性に及ぼす効果も系統的に調査する。
|
