• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2014 Fiscal Year Research-status Report

Biサーファクタントを用いたⅣ族ナノドットの低温形成並びに素子応用の研究

Research Project

Project/Area Number 26420264
Research InstitutionHirosaki University

Principal Investigator

岡本 浩  弘前大学, 理工学研究科, 教授 (00513342)

Project Period (FY) 2014-04-01 – 2017-03-31
KeywordsⅣ族ナノドット / サーファクタント / 低温形成
Outline of Annual Research Achievements

本研究は申請者が独自に開発した「ビスマスサーファクタントを用いたIn(Ga)As量子ドット成長技術」をⅣ族材料に応用することにより、新たにBiサーファクタントを用いたⅣ族ナノドットの低温形成並びに形状制御技術を開発するものであり、Ⅳ族材料としてはすでに着手しているGeに加え、新規な物性が期待されているGeSnを研究対象としている。
平成26年度の研究計画は、高真空蒸着装置を用い、Biサーファクタントの導入によるⅣ族ナノドットの低温形成、形状制御手法の検討を行うことにあり、ドット用Ⅳ族材料としてはGeを対象とした。以下に平成26年度の研究実績の概要を示す。
(1)Biサーファクタントの導入によるGeナノドットの低温形成、形状制御の検討:Geナノドットの低温形成、形状制御の検討を行った。パラメータとして形成温度、並びにBiとGeの堆積量を変化させ、形成可能な最低温度、密度と形状の制御可能範囲等の情報を得た。この結果をもとにⅣ族ナノドットの低温・高密度形成法に関する特許出願を行った。
(2)2元材料同時蒸着のための装置改造:次年度以降の検討項目として、GeSn等の混晶ナノドットの作成を計画しているが、この際、本研究で用いている高真空蒸着装置においては電子ビーム(EB)蒸着機構と抵抗加熱(RH)蒸着機構を順次切り替えて使用する必要があり、双方の同時蒸着やタイムラグの少ない連続蒸着ができない状況にあった。そこで2元材料同時蒸着(EB/RH同時蒸着)のための装置改造(機能追加)を行った。
(3)Geナノドットの結晶化アニール条件の検討:前項のGeナノドットは閾値未満の基板温度においてはアモルファスドットとなる。これをアニールすることにより結晶化する検討を進めた。評価手法としてはラマン散乱分光を試みたが得られる信号が弱く、評価手法の検討を続けている。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

前述の通り、H26年度は2元材料同時蒸着のための装置改造を行ったが、最近の景気回復により装置業者が多忙となり、仕様策定や改造作業が遅れ、改造工事の実施が年度末になってしまった。この改造にはナノドット作成の再現性向上のための機能アップも含まれており、結果として混晶ドットのみならずGeナノドットの形成条件の検討にも影響を及ぼした。今後、改造後の立ち上げ作業を急ぐ必要がある。

Strategy for Future Research Activity

前述の通りH26年度は装置改造が遅れるというタイムロスがあったが、研究計画自体に変更を加える必要はなく、立ち上げ作業を急ぎつつ研究を加速する予定である。

Causes of Carryover

装置改造の遅れに伴い消耗品の支出がやや遅れたため。

Expenditure Plan for Carryover Budget

繰越は6,730円という小額であり、次年度にそのまま使用する。

  • Research Products

    (2 results)

All 2015 2014

All Presentation (1 results) (of which Invited: 1 results) Patent(Industrial Property Rights) (1 results)

  • [Presentation] Formation mechanism of aluminum germanate layer on germanium substrate by radical-enhanced atomic layer deposition2015

    • Author(s)
      Hiroshi Okamoto, Tomoya Yokohira, Kosei Yanachi, Chiaya Yamamoto, Byeonghaku Yoo, Junji Yamanaka, Tetsuya Sato, Toshiyuki Takamatsu, Hidefumi Narita, and Yukio Fukuda
    • Organizer
      8th International WorkShop on New Group IV Semiconductor Nanoelectronics
    • Place of Presentation
      Sendai, Japan
    • Year and Date
      2015-01-30 – 2015-01-30
    • Invited
  • [Patent(Industrial Property Rights)] ナノ構造の製造方法2014

    • Inventor(s)
      俵毅彦、舘野功太、章国強、後藤秀樹、岡本浩
    • Industrial Property Rights Holder
      俵毅彦、舘野功太、章国強、後藤秀樹、岡本浩
    • Industrial Property Rights Type
      特許特願2014-123112
    • Industrial Property Number
      特願2014-123112
    • Filing Date
      2014-06-16

URL: 

Published: 2016-05-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi