多チャンネル高精度検出器読み出し用高速応答高密度低消費電力VLSIの開発

1988 Fiscal Year Annual Research Report

• Project/Area Number: 63840005
• Research Category: Grant-in-Aid for Developmental Scientific Research
• Research Institution: National Laboratory for High Energy Physics
• Principal Investigator: 池田 博一 高エネルギー物理学研究所, 物理研究部, 助教授 (10132680)
• Co-Investigator(Kenkyū-buntansha): 近藤 敬比古 高エネルギー物理学研究所, 物理研究部, 教授 (30150006) ; 渡瀬 芳行 高エネルギー物理学研究所, データ処理センター, 教授 (70018662) ; 浅井 慎 広島工業大学, 電気工学科, 助手 (40192926) ; 大杉 節 広島大学, 理学部, 助教授 (30033898) ; 新井 康夫 高エネルギー物理学研究所, 物理研究部, 助手 (90167990)
• Keywords: 高エネルギー物理学 / データ収集 / ファースト・エレクトロニクス / VLSI / ASIC / 高速バイポーラ技術 / サブミクロンCMOS技術 / シリコンストリップ検出器 / 時間測定回路

Research Abstract

本研究は半導体エレクトロニクスの高エネルギー物理学のための粒子検出器への応用を目指したもので、特にフロントエンドエレクトロニクスについて、VLSI化を計ることによって、高速応答、高密度、かつまた低消費電力化を追究するものである。
VLSI化エレクトロニクス技術には大きくわけて、バイポーラ技術とCMOS技術がある。本研究では、それぞれの特徴を生かしたものとして、バイポーラ技術についてはシリコンストリップ検出器用高速増幅器回路、CMOS技術についてはメモリ技術を応用した時間測定回路の試作開発がおこなわれた。
シリコンストリップ検出器用の増幅器回路については試作評価にもとづき、64チャンネル構成のVLSI回路を設計中である。この増幅器回路は、前置増幅器、整形増幅器、コンパレータより構成されている。雑音レベルは入力換算で1000電子以下、また消費電力はチャンネルあたり3.5mWと従来技術の10%以下の発熱となっている。
時間測定用CMOS回路はドリフト形ワイヤーチェンバーのドリフト時間測定を目指したものである。この回路はCMOSインバータのゲート伝播遅延を高精度に制御することにより実現されている。また時間情報はスタティック型メモリにディジタル情報として蓄積される。試作回路では0.8+1秒の時間分解能を得ており、これにもとづいて実用回路の設計が進行中である。
これらのエレクトロニクスは実験装置に組みこまれて使用されるため高レベルの放射線にさらされる(年間1メガラド、10^<13>中性子毎cm^<22>)。そこで素子レベルおよび回路レベルでの放射線耐性に関する研究も進められている。

Research Products

• [Publications] Y.Arai;T.Ohsugi: Transacion on Nucl.Sci.NS-36. (1989)
• [Publications] H.Ikeda;N.Ujiie,Y.Akazawa: Transaction on Nucl.Sci.NS-36. (1989)
• [Publications] T.Tanimoro;H.Ikega,M.Mori;K.Kihara;H.Kitagawa;Y.Haren: Transaction on Nucl.Sci.NS-36. (1989)