| Project/Area Number |
19H05614
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (S)
|
| Allocation Type | Single-year Grants |
|---|
| Review Section |
Broad Section C
|
|---|
| Research Institution | Yokohama National University |
|---|
Principal Investigator |
吉川 信行 横浜国立大学, 先端科学高等研究院, 教授 (70202398)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山梨 裕希 横浜国立大学, 大学院工学研究院, 准教授 (70467059)
竹内 尚輝 横浜国立大学, 先端科学高等研究院, 特任教員(准教授) (00746472)
アヤラ クリストファー 横浜国立大学, 先端科学高等研究院, 特任教員(准教授) (90772195)
田中 雅光 名古屋大学, 工学研究科, 助教 (10377864)
牧瀬 圭正 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 特定フェロー (60363321)
|
|---|
| Project Period (FY) |
2019-06-26 – 2024-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥199,550,000 (Direct Cost: ¥153,500,000、Indirect Cost: ¥46,050,000)
Fiscal Year 2022: ¥38,610,000 (Direct Cost: ¥29,700,000、Indirect Cost: ¥8,910,000)
Fiscal Year 2021: ¥41,600,000 (Direct Cost: ¥32,000,000、Indirect Cost: ¥9,600,000)
Fiscal Year 2020: ¥34,970,000 (Direct Cost: ¥26,900,000、Indirect Cost: ¥8,070,000)
Fiscal Year 2019: ¥45,240,000 (Direct Cost: ¥34,800,000、Indirect Cost: ¥10,440,000)
|
|---|
| Keywords | 先端機能デバイス / 超伝導材料・素子 / 超高速情報処理 / デバイス設計・製造プロセス / 低消費電力 |
|---|
| Outline of Research at the Start |
本研究は、低エネルギー動作を特徴とする断熱的量子磁束回路(AQFP)を用いた双方向演算が可能な可逆回路の学理を明らかにし、論理回路の熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。これにより回路の消費エネルギーを半導体回路に対して６桁以上低減し、冷却電力を考慮しても十分な優位性を生み出す。本研究は可逆AQFP を中核技術とし、回路設計技術、新規可逆回路、プロセッサアーキテクチャ、磁性体を用いた位相シフトAQFP、3 次元集積回路技術を研究し、超省エネ集積回路の基盤技術を確立する。最終目標として100nW 以下の動作が可能な4b可逆AQFPプロセッサの実現を目指す。
|
| Outline of Annual Research Achievements |
本研究は、双方向演算が可能な論理回路である可逆断熱的量子磁束パラメトロン(AQFP)を用いて熱力学的極限を超える究極の低消費エネルギー集積回路を実現する。可逆AQFPの学理明らかにすると共に、可逆AQFPを用いた超省エネ集積回路を実現するための基盤技術を確立する。
学理の解明においては、3種類のAQFP演算回路、すなわち(1) 非可逆AQFP回路、(2)ゴミ消去型可逆AQFP回路、(3)完全可逆AQFP回路において、ハードウェアコストと消費エネルギーの面から効率的な可逆論理回路の設計方法を検討した。数百MHzの低周波においては、ゴミ消去型可逆AQFP回路が消費エネルギーの面で優れることを明らかにした。設計基盤技術の確立においては、論理合成ツールにおいてゴミ情報を再利用して回路を簡単化する手法を確立した。新規可逆量子磁束回路の創生においては、多数のAQFPアレイの一斉励起による高い論理機能を持つ可逆論理ゲートのプロトタイプを試作し、その動作を実験により評価した。プロセッサアーキテクチャの研究においては、非可逆AQFPマイクロプロセッサの可逆回路化を行い、ALUやレジスタファイルなどの可逆AQFP回路コンポーネントの動作実証を行った。
位相シフト可逆AQFPゲートの研究においては、AQFP上に置いた強磁性体薄膜の磁化を外部磁場により切り替えることで、機能を切り替える。PdNi合金による強磁性体薄膜の作製プロセスの制御性、再現性が改善したことを確認した。PdNi合金を用いた作製プロセスを念頭に、再構成可能なAQFPゲートの設計を行った。
３次元超伝導回路の高密度集積化においては、最終目標である二段のAQFP回路間に配線層を設けた構造を実現するために、4層配線からなるAQFP回路の下に3層のストリップ構造PTL配線が設置可能なNb11層のデバイスプロセスを開発した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
可逆AQFPの学理の解明においては、情報エントロピーを保存しない非可逆AQFP回路と情報エントロピーを保存する可逆AQFP回路をハードウエア量と消費エネルギーの面から比較した。1GHz以上の周波数ではハードウェアコストの小さな非可逆AQFP回路が消費エネルギーの面で有利であるのに対して、低周波数では可逆性により可逆AQFP回路が優れていることを回路シミュレーションにより明らかにした。一方、多数の可逆AQFP回路を並べたチップを試作して消費エネルギーの実験による評価を試みたが、低抵抗率の基板によるエネルギー損失が大きく、エネルギー評価には至らなかった。今後は、高抵抗率基板を用いた実験を進める予定である。可逆AQFPの設計基盤技術の確立については、情報のゴミを再利用する論理合成方法を確立し、本方法の妥当性を示した。新規可逆量子磁束回路の創生については、EXOR等の複雑な可逆AQFP回路を提案し、その動作を実験的に調べた。新規プロセッサアーキテクチャの研究においては、可逆AQFPプロセッサプロトタイプを設計し、ALUやレジスタファイルなどの可逆回路コンポーネントの試作と動作検証を行った。
位相シフト可逆AQFPゲートの研究については、これまでに強磁性体薄膜の成膜方法等を再検討した結果、PdNi合金による強磁性体薄膜の作製プロセスの制御性、再現性が改善したことを確認した。これを基にPdNi合金を用いた作製プロセスを念頭に、再構成可能なAQFPゲートの設計を行った。
３次元超伝導回路については、現有のAQFP回路を上下2段に配置したデバイス構造を最終目標である二段のAQFP回路間に配線層を設けた構造に進化させるために、AQFP回路の下に3層のストリップ構造PTL配線が設置可能なNb11層のデバイスプロセスを開発した。本プロセスを用いて可逆AQFP経路を試作し、良好な回路特性を得た。
|
| Strategy for Future Research Activity |
可逆AQFPの学理の解明においては、チップ上に集積化した多数の可逆AQFP ゲートアレイを用いて可逆AQFP回路の消費エネルギーの実験的評価を試みる。これにより可逆AQFP回路の動作速度と消費エネルギーの関係を実験的に明らかにし、可逆AQFP回路が熱雑音エネルギーを下回る消費エネルギーで動作することを実験的に示す。可逆AQFPの設計基盤技術の確立においては、これまでに開発した可逆回路の論理合成手法の開発をさらに進め、論理記述から可逆AQFPゲートのネットリストを得るツールにおいて、ゴミ情報を再利用するアルゴリズムの効率化を図る。新規可逆量子磁束回路の創生においては、複数のAQFPを相互に磁気結合させた可逆論理ゲートを、数値計算と実験結果に基づいて評価する。AQFPの内部エネルギーと、AQFP同士の磁気結合エネルギーの大きさおよび比が論理ゲートの動作に与える影響を明らかにする。プロセッサアーキテクチャの研究においては、4-bit可逆AQFPマイクロプロセッサの基本アーキテクチャを完成させる。算術演算回路、レジスタファイル、制御回路などの各種可逆AQFP回路コンポーネントを設計してチップ試作を行うとともに、その動作検証を行う。
位相シフト可逆AQFP ゲートの研究においては、強磁性体を導入したゲートを組み合せ、再構成可能な特徴を生かした論理回路の設計、試作、評価を行う。本年度は、強磁性体薄膜の磁化を外部磁場により制御する機構を組み込んだ機能切り替え可能な可逆AQFPゲートを用いた算術論理演算回路の設計を行う。
３次元超伝導回路の高密度集積化においては、これまで培った技術を基にAQFP回路を最下層と最上層に配置し、中間に電源供給層とPTL配線層を設けたダブルAQFP集積回路プロセスの開発を行い、このプロセスを用いて3次元AQFP回路の作製を行う。
|
| Assessment Rating |
Interim Assessment Comments (Rating)
A: In light of the aim of introducing the research area into the research categories, the expected progress has been made in research.
|
