Beyond-CMOSを用いた超低消費電力・高速集積回路・アーキテクチャ技術
| Project/Area Number |
20K21791
|
|---|
| Research Category |
Grant-in-Aid for Challenging Research (Exploratory)
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Medium-sized Section 60:Information science, computer engineering, and related fields
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
菅原 聡 東京工業大学, 科学技術創成研究院, 准教授 (40282842)
|
|---|
| Project Period (FY) |
2020-07-30 – 2024-03-31
|
| Project Status |
Completed (Fiscal Year 2023)
|
| Budget Amount *help |
¥6,240,000 (Direct Cost: ¥4,800,000、Indirect Cost: ¥1,440,000)
Fiscal Year 2022: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Fiscal Year 2021: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Fiscal Year 2020: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
|
|---|
| Keywords | Beyond-CMOS / 超低電圧トランジスタ / 超低消費電力高速ロジック・メモリ / 超低消費電力高速ロジック / 超低消費電力高速メモリ / 低電圧ロジック / 低電圧メモリ |
|---|
| Outline of Research at the Start |
本研究では新型PETによって，0.2V程度の超低電圧駆動で劇的な低消費電力化と，現状CMOS技術と同等以上の高速性能を有するロジックシステムの基盤技術を創出する．具体的には，電力遅延積が現状より2桁小さいロジックシステムの実現を目指す．
ここで提案する技術群はCMOS構成のロジックシステム技術を踏襲し，現行のアーキテクチャを継承して，究極の省エネ化を可能とする新たなロジックシステムを構築することができる．本技術はPET以外の同等のBeyond-CMOSにも応用が可能である．
|
| Outline of Annual Research Achievements |
本研究では新型Piezoelectronic transistor (PET)によって，0.2V程度の超低電圧駆動で低消費電力化と，現状CMOS技術と同等以上の高速性能を有するロジックシステムの基盤技術を創出する． ここで提案する技術群はCMOS構成のロジックシステム技術を踏襲し，現行のアーキテクチャを継承して，従来技術では到達できない省エネ化を可能とする新たなロジックシステムを構築する．
本年度は， PETで構成したSRAMセルについて詳細な検討を行った．セルには6Tセルにisolated read port (IRP)を接続した構成を採用した10Tセルを用いた．特性ばらつきのグローバルコーナー解析，ローカルばらつきの影響のモンテカルロシミュレーション解析等から検証した．0.2V動作ではIRPの導入は必須であること，TTコーナーでは85 mVと0.2V動作としては比較的高いノイズマージン(NM)を達成できること，ワーストケースのプロセスコーナーでもNMの劣化はわずかであること，そして，0.2V動作であっても極めて低い6シグマの故障率を満たすことを明らかにした．
|
Report
(4 results)
Research Products
(8 results)
