| 研究課題/領域番号 |
13450138
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・機器工学
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
酒井 徹志 東京工業大学, 大学院・総合理工学研究科, 教授 (60313368)
|
|---|
| 研究分担者 |
室田 淳一 東北大学, 電気通信研究所, 教授 (70182144)
松尾 誠太郎 NTTアフティ株式会社, 技師長
|
|---|
| 研究期間 (年度) |
2001 – 2002
|
| 研究課題ステータス |
完了 (2002年度)
|
| 配分額 *注記 |
15,100千円 (直接経費: 15,100千円)
2002年度: 3,500千円 (直接経費: 3,500千円)
2001年度: 11,600千円 (直接経費: 11,600千円)
|
|---|
| キーワード | サブ10ナノメーター / MOSFET / SOI / ML-MOSFET / 短チャネル効果 / SiGe選択エッチング / ECRスパッタ / AlNxOy薄膜 / 高誘電率ゲート絶縁膜 / サブ10ナノメータ / 駆動電流 / SiGe / 原子層制御窒素ドープエピタキシャル層 |
|---|
| 研究概要 |
2年間の主な研究成果の概要は下記の通りである。
1.新構造nMOSFET/SOIの基本プロセスの検討結果とデバイスシミュレーションによる電気特性の解析結果とを基に、新構造nMOSFET/SOIを、さらに数倍高性能化が可能な構造に発展させ、チャネル多層化新構造ML-MOSFET(Multi Layer Channel MOSFET)とその製造方法を考案した。
2.新構造ML-MOSFETの電気特性を2次元及び3次元のデバイスシミュレーションで解析し、多層化チャネルシリコン層を極薄化することにより、サブ10ナノメータまで短チャネル効果を抑制し、安定に動作させることができ、平面的な単位長当たりのオン電流を3mA/μm以上と大幅に向上させることができることを示した。
3.新構造ML-MOSFETの主要プロセスについて検討し、Si/SiGe/Si/SiGe/Si/SiGe構成の多層極薄膜を堆積し、SiよりSiGeのエッチング速度が100倍以上大きいHNO_3:H_2O:HF=90:60:1を用いて、極薄多層チャネルシリコン層を形成する新プロセスを考案・実証した。
4.高誘電率ゲート極薄絶縁膜として、ECRスパッタ法によるAINxOy膜について検討し良好な結果を実験的に得た。AlNxOyでは、AIN堆積、酸素プラズマ処理後、1000℃での熱処理を行うことが良いことを明らかにした。
5.新構造ML-MOSFETとその製造方法の基本特許を出願するとともに、強誘電体メモリへの応用特許も出願した。
|
