• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

高命令レベル並列処理技術を用いるマイクロプロセッサの実現方式に関する研究

研究課題

研究課題/領域番号 13558030
研究種目

基盤研究(B)

配分区分補助金
応募区分展開研究
研究分野 計算機科学
研究機関九州工業大学

研究代表者

佐藤 寿倫  九州工業大学, 情報工学部, 助教授 (00322298)

研究期間 (年度) 2001 – 2003
研究課題ステータス 完了 (2003年度)
配分額 *注記
6,900千円 (直接経費: 6,900千円)
2003年度: 700千円 (直接経費: 700千円)
2002年度: 1,300千円 (直接経費: 1,300千円)
2001年度: 4,900千円 (直接経費: 4,900千円)
キーワード命令レベル並列 / マイクロプロセッサ / 命令再発行 / フォールトトレランス / 投機実行 / 消費電力 / クリティカルパス / 集積回路 / プロセッサ / エネルギー / 信頼性 / スーパースカラ / 半導体技術 / 命令レベル並列処理
研究概要

「省電力」「耐故障性」「複雑度低減」「実行時最適化」のキーワードの下で、高命令レベル並列処理技術を用いるマイクロプロセッサの実現方式に関する研究を行った。
消費電力の問題を解決するために、投機的マルチスレッド実行を行うチップマルチプロセッサの検討を行った。並列処理により獲得された性能向上を電力消費削減の目的に利用する。本アーキテクチャの鍵となるコンポーネントである値予測機構の検討を行った。投機実行を行うためのコンポーネントが大きな電力を消費するのでは意味が無いので、ハードウエア規模の小さな値予測器を提案し、従来方式とほぼ同等の性能が得られることを確認した。また、プログラム中のクリティカルパスに着目する方式を検討した。スーパスカラプロセッサ上でプログラム中のクリティカルパスを効率良く実行することにより、プロセッサの処理性能を向上させることが可能であることが知られている。本研究では実行中の命令がクリティカルであるかどうかの情報を用いて、プロセッサの処理性能を低下させることなく消費電力を削減させる。新たにクリティカルパス予測器を提案し効果を確認した。

報告書

(4件)
  • 2003 実績報告書   研究成果報告書概要
  • 2002 実績報告書
  • 2001 実績報告書
  • 研究成果

    (21件)

すべて その他

すべて 文献書誌 (21件)

  • [文献書誌] 佐藤寿倫, 有田五次郎: "可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減"電子情報通信学会論文誌D-I. J85-D-1. 1103-1113 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Toshinori Sato, Kiichi Sugitani, Akihiko Hamano, Itsujiro Arita: "Evaluating Influence of Compiler Optimizations on Data Speculation"Journal of Information Science and Engineering. Vol.18. 1027-1036 (2002)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] 神代剛典, 佐藤寿倫: "低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討"情報処理学会論文誌コンピューティングシステム. 45. 43-53 (2004)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Toshinori Sato: "A Transparent Transient Faults Tolerance Mechanism for Superscalar Proc essors"IEICE Transactions on Information and Systems. E86-D. 2508-2516 (2003)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] 千代延昭宏, 佐藤寿倫, 有田五次郎: "低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価"電子情報通信学会論文誌C. J86-C. 826-835 (2003)

    • 説明
      「研究成果報告書概要(和文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Toshinori Sato, Itsujiro Arita: "Combining Variable Latency Pipeline with Instruction Reuse for Execution Latency Reduction"IEICE Transactions on Information and Systems. vol.J85-D-I, no.12, December. (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Toshinori Sato, Kiichi Sugitani, Akihiko Hamano, Itsujiro Arita: "Evaluating Influence of Compiler Optimizations on Data Speculation"Journal of Information Science and Engineering. vol.18,no.6 November. (2002)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Takenori Koushiro, Toshinori Sato: "A Low-Cost Value Predictor for Energy-Efficient Speculative Multithreaded Processors"IPSJ Transactions on Advanced Computing Systems. vol.45, no.SIG1(ACS 4) January. (2004)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Toshinori Sato: "A Transparent Transient Faults Tolerance Mechanism for Superscalar Processors"IEICE Transactions on Information and Systems. vol.E86-D, no.12 December. (2003)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] Akihiro Chiyonobu, Toshinori Sato, Itsujiro Arita: "An Evaluation of Critical Path Predictors for Low Power Processor Architecture"IEICE Transactions on, Electronics. vol.J86-C, no.8 August. (2003)

    • 説明
      「研究成果報告書概要(欧文)」より
    • 関連する報告書
      2003 研究成果報告書概要
  • [文献書誌] 神代剛典, 佐藤寿倫: "低消費電力指向マルチスレッドプロセッサのための低コスト値予測機構の検討"情報処理学会論文誌コンピューティングシステム. 45(SIG1). 43-53 (2004)

    • 関連する報告書
      2003 実績報告書
  • [文献書誌] Toshinori Sato: "A Transparent Transient Faults tolerance Mechanism for Superscalar Processors"IEICE Transactions on Information and Systems. E86-D(12). 2508-2516 (2003)

    • 関連する報告書
      2003 実績報告書
  • [文献書誌] 千代延昭宏, 佐藤寿倫, 有田五次郎: "低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の評価"電子情報通信学会論文誌C. J86-C(8). 826-835 (2003)

    • 関連する報告書
      2003 実績報告書
  • [文献書誌] 佐藤寿倫, 有田五次郎: "可変レイテンシパイプライン技術と演算結果再利用技術の併用による演算レイテンシ削減"電子情報通信学会論文誌D-I. J85-D-I・12. 1103-1113 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] Toshinori Sato, Kiichi Sugitani, Akihiko Hamano, Itsujiro Arita: "Evaluating Influence of Compiler Optimizations on Data Speculation"Journal of Information Science and Engineering. Vol.18・No.6. 1027-1036 (2002)

    • 関連する報告書
      2002 実績報告書
  • [文献書誌] 佐藤寿倫, 有田五次郎: "過渡故障に対するマイクロプロセッサ向けフォールトトレランス技術の提案"並列処理シンポジウム予稿集. 335-342 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Toshinori Sato, Itsujiro Arita: "Execution Latency Reduction via Variable Latency Pipeline and Instruction Reuse"Proc. 7^<th> International Euro-Par Conference. 428-438 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Toshinori Sato, Itsujiro Arita: "Transient Faults Tolerance Mechanism for Microprocessors"Proc. 2^<nd> International Conference on Dependable Systems and Networks. B8-B9 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] 佐藤寿倫, 有田五次郎: "マイクロプロセッサ向けフォールトトレランス技術におけるペナルティ削減"電子情報通信学会技術報告. FTS2001. 25-31 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Toshinori Sato, Itsujiro Arita: "Tolerating Transient Faults through an Instruction Reissue Mechanism"Proc. 14^<th> International Conference on Parallel and Distributed Computing Systems. 240-247 (2001)

    • 関連する報告書
      2001 実績報告書
  • [文献書誌] Toshinori Sato, Toshiyuki Yamamoto, Itsujiro Arita: "The KIT COSMOS Processor : Some Ideas on Realizing Complexity-Effective Superscalar Processors"Proc. 2^<nd> International Conference on Software Engineering, Artificial Intelligence, Networking & Parallel/Distributed Computing. 549-556 (2001)

    • 関連する報告書
      2001 実績報告書

URL: 

公開日: 2001-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi