| 配分額 *注記 |
6,900千円 (直接経費: 6,900千円)
2004年度: 1,600千円 (直接経費: 1,600千円)
2003年度: 2,700千円 (直接経費: 2,700千円)
2002年度: 2,600千円 (直接経費: 2,600千円)
|
|---|
| 研究概要 |
近年,システムオンチップに関する研究が盛んになっており,高性能でかつ柔軟性に富むシステムとして,アナログ・ディジタル混載システムが注目されている.しかし,アナログ回路とディジタル回路とを同一チップ上に実現した場合,ディジタル回路の動作の決めるクロック信号などが基板を介してアナログ回路に混入する,いわゆるディジタル雑音がアナログ回路の特性を劣化させるという問題が指摘されている.
本研究では,基板の深部からのディジタル雑音も取り除くため,ディジタル雑音を検知し,雑音と同じ大きさで位相が反転した信号を生成し,ディジタル雑音を打ち消す手法について検討を行った.主たるディジタル雑音源は時々刻々変化するため,ディジタル雑音源の位置の影響を受けずに雑音を打ち消すことが望ましい.本研究では,ディジタル雑音除去回路の入力端子と出力端子の接続点を,従来用いられているアナログ回路を挟む2点から,ディジタル回路とアナログ回路の間の2点とすることにより,ディジタル雑音源の位置の影響をさほど受けずに雑音を打ち消すことができる手法を提案した.この手法では,低利得の増幅回路でディジタル雑音除去回路を構成することができるので,高速のディジタル雑音まで打ち消すことができる.さらに,ディジタル雑音が時々刻々変化してもより効果的に雑音が低減できるように,適応して自動的にディジタル雑音を打ち消すための回路の利得を制御する手法も提案した.この手法はチップ作成毎に変化するプロセス特性の変動に対しても有効である.また,アナログ回路をディジタル雑音から守るガードリングやガードバンドのレイアウト手法についても検討を行い,ディジタル雑音を低減するためのレイアウト指針も示した.
これまでの研究成果を基づけばアナログ・ディジタル混載システムにおいてディジタル基板雑音を十分に低減できることがシミュレーションにより示すことができた.今後の課題として,これまでの研究成果に基づき,実際に集積回路を作成し,提案手法の有効性を実証する必要がある.
|
