| 研究課題/領域番号 |
15H02254
|
|---|
| 研究種目 |
基盤研究(A)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
通信・ネットワーク工学
|
|---|
| 研究機関 | 国立情報学研究所 |
|---|
研究代表者 |
米田 友洋 国立情報学研究所, アーキテクチャ科学研究系, 教授 (30182851)
|
|---|
| 研究分担者 |
羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
今井 雅 弘前大学, 理工学研究科, 教授 (70323665)
吉瀬 謙二 東京工業大学, 情報理工学院, 准教授 (50323887)
齋藤 寛 会津大学, コンピュータ理工学部, 上級准教授 (50361671)
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2018-03-31
|
| 研究課題ステータス |
完了 (2018年度)
|
| 配分額 *注記 |
42,510千円 (直接経費: 32,700千円、間接経費: 9,810千円)
2017年度: 17,680千円 (直接経費: 13,600千円、間接経費: 4,080千円)
2016年度: 11,700千円 (直接経費: 9,000千円、間接経費: 2,700千円)
2015年度: 13,130千円 (直接経費: 10,100千円、間接経費: 3,030千円)
|
|---|
| キーワード | 高速シリアル通信 / 細粒度パワーゲーティング / 4値レベル信号 / PLL/DLLレス / 同期／非同期インタフェース / 同期/非同期インタフェース / 通信方式 / シリアル通信 / 低消費電力化 / クロック埋め込み |
|---|
| 研究成果の概要 |
高速シリアル通信機構における通信は部分的に発生することが多いことから，通信部を小刻みに停止させることにより省電力化が期待できる．本研究では，通信が発生した場合のみ起動し，通信が完了したら速やかに停止できるような，細粒度な完全自動電力制御を実現する新たな回路方式を提案し，10Gbps動作可能なシリアル通信機構として実現した．転送するデータにおける，有効データと無効データの割合（有効率）を変化させてSPICEシミュレーションを行い，従来手法と消費電力を比較したところ，提案手法は有効率が下がるにつれ，従来手法に比べて大幅に電力消費を削減できることがわかった．
|
| 研究成果の学術的意義や社会的意義 |
サーバやスーパーコンピュータ等を実現する複数のプロセッサは，互いに通信するためのチップ間高速シリアル通信機構を有している．また，携帯機器でも例えば液晶パネルインタフェースにシリアル通信機構が用いられている．よって，高速シリアル通信機構の低消費電力化を避けては通れないが，現状の電力制御は時間的に荒いレベルで行われているため，頻繁に通信を行っているLSIチップ間やボード間では，電力制御を効果的に行うことは実質的に難しい．提案手法は，他の省電力化手法と組み合わせて使うことが可能で，従来手法で手の届かなかった部分の省電力化が可能であるという意味で，実用上の意義は大きい．
|
