• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

次世代電波望遠鏡用周波数解析装置の研究開発

研究課題

研究課題/領域番号 15H05304
研究種目

若手研究(A)

配分区分補助金
研究分野 計算機システム
研究機関東京工業大学 (2016-2018)
愛媛大学 (2015)

研究代表者

中原 啓貴  東京工業大学, 工学院, 准教授 (20624414)

研究期間 (年度) 2015-04-01 – 2019-03-31
研究課題ステータス 完了 (2018年度)
配分額 *注記
24,700千円 (直接経費: 19,000千円、間接経費: 5,700千円)
2018年度: 2,990千円 (直接経費: 2,300千円、間接経費: 690千円)
2017年度: 2,730千円 (直接経費: 2,100千円、間接経費: 630千円)
2016年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円)
2015年度: 16,900千円 (直接経費: 13,000千円、間接経費: 3,900千円)
キーワードFPGA / Radio Telescope / Digital Signal / Spectrometer / FFT / RNS / Deep Learning / CNN / 電波天文 / 分光器 / 深層学習 / 信号処理 / 計算機システム / 再構成可能LSI / Signal Processing / DSP
研究成果の概要

分光器の演算順序を入換えたアルゴリズムと剰余数系(Residue Number System: RNS)を適用したFFTを既存設備であるROACH2ボードに実装し, CASPERが公開している既存の分光器と比較して, 50倍の帯域・16384倍の分解能を持つ分光器を実現した. 観測後のデータ分類器をCNN(Convolutional Neural Network)を対象としてハードウェア化した. CNNを低ビット化(Binary)とスパース化(Ternary)し, FPGA実装による実用性を明らかにした.

研究成果の学術的意義や社会的意義

次世代電波望遠鏡用分光器を現行のROACH2 FPGAボード1台で実現できることができる. 本研究では, 提案回路の応用を電波望遠鏡としているが, ドップラー効果を利用した応用(CTスキャナ, 海洋レーダ, 気象レーダ等)に転用する事が可能となった.
また, 観測後のデータを要(測定対象)/不要に分類するDeep Learningの一種であるConvolutional Neural Network (CNN)のFPGA化に適したハードウェア削減・高速化手法を研究開発できたため, 帯域・実装コストの削減が可能となり, 監視カメラ・自動運転・ロボット・ドローン等へと適用可能となった.

報告書

(5件)
  • 2018 実績報告書   研究成果報告書 ( PDF )
  • 2017 実績報告書
  • 2016 実績報告書
  • 2015 実績報告書
  • 研究成果

    (28件)

すべて 2019 2018 2017 2016 2015 その他

すべて 雑誌論文 (8件) (うち査読あり 8件、 謝辞記載あり 4件、 オープンアクセス 1件) 学会発表 (19件) (うち国際学会 19件) 備考 (1件)

  • [雑誌論文] An FPGA Realization of a Random Forest with k-Means Clustering Using a High-Level Synthesis Design2018

    • 著者名/発表者名
      Akira Jinguji, Shimpei Sato, Hiroki Nakahara
    • 雑誌名

      IEICE Transactions

      巻: 101-D(2) ページ: 354-362

    • NAID

      130006328469

    • 関連する報告書
      2018 実績報告書 2017 実績報告書
    • 査読あり
  • [雑誌論文] A Threshold Neuron Pruning for a Binarized Deep Neural Network on an FPGA2018

    • 著者名/発表者名
      Tomoya Fujii, Shimpei Sato, Hiroki Nakahara
    • 雑誌名

      IEICE Transactions

      巻: 101-D(2) ページ: 376-386

    • NAID

      130006328491

    • 関連する報告書
      2018 実績報告書 2017 実績報告書
    • 査読あり
  • [雑誌論文] BRein Memory: A Single-Chip Binary/Ternary Reconfigurable in-Memory Deep Neural Network Accelerator Achieving 1.4 TOPS at 0.6 W2018

    • 著者名/発表者名
      Kota Ando, Kodai Ueyoshi, Kentaro Orimo, Haruyoshi Yonekawa, Shimpei Sato, Hiroki Nakahara, Shinya Takamaeda-Yamazaki, Masayuki Ikebe, Tetsuya Asai, Tadahiro Kuroda, Masato Motomura
    • 雑誌名

      IEEE Journal of Solid-State Circuits

      巻: 53(4) ページ: 983-994

    • 関連する報告書
      2017 実績報告書
    • 査読あり
  • [雑誌論文] LUT Cascades Based on Edge-Valued Multi-Valued Decision Diagrams: Application to Packet Classification2016

    • 著者名/発表者名
      Hiroki Nakahara, Tsutomu Sasao, Hisashi Iwamoto, Munehiro Matsuura
    • 雑誌名

      IEEE J. Emerg. Sel. Topics Circuits Syst.

      巻: 6 ページ: 73-86

    • 関連する報告書
      2016 実績報告書
    • 査読あり / 謝辞記載あり
  • [雑誌論文] An Update Method for a Low Power Cam Emulator Using an LUT Cascade Based on an EVMDD (k)2016

    • 著者名/発表者名
      Hiroki Nakahara, Tsutomu Sasao, Munehiro Matsuura, Hisashi Iwamoto
    • 雑誌名

      Multiple-Valued Logic and Soft Computing

      巻: 26 ページ: 109-123

    • 関連する報告書
      2016 実績報告書
    • 査読あり / 謝辞記載あり
  • [雑誌論文] An FFT Circuit for a Spectrometer of a Radio Telescope using the Nested RNS including the Constant Division2016

    • 著者名/発表者名
      Hiroki Nakahara, Hiroyuki Nakanishi, Kazumasa Iwai, Tsutomu Sasao
    • 雑誌名

      SIGARCH Computer Architecture News

      巻: 44 ページ: 44-49

    • 関連する報告書
      2016 実績報告書
    • 査読あり / オープンアクセス
  • [雑誌論文] LUT cascades based on edge-valued multi-valued decision diagrams: Application to packet classification2016

    • 著者名/発表者名
      H. Nakahara, T. Sasao, H. Iwamoto, and M. Matsuura
    • 雑誌名

      IEEE Journal on Emerging and Selected Topics in Circuits and Systems

      巻: 6 号: 1 ページ: 73-86

    • DOI

      10.1109/jetcas.2016.2528638

    • 関連する報告書
      2015 実績報告書
    • 査読あり / 謝辞記載あり
  • [雑誌論文] An Update Method for a Low Power CAM Emulator using an LUT Cascade Based on an EVMDD (k)2015

    • 著者名/発表者名
      H. Nakahara, T. Sasao, M. Matsuura, and H. Iwamoto
    • 雑誌名

      Journal of Multiple-Valued Logic and Soft Computing

      巻: 26 ページ: 109-123

    • 関連する報告書
      2015 実績報告書
    • 査読あり / 謝辞記載あり
  • [学会発表] Filter-Wise Pruning Approach to FPGA Implementation of Fully Convolutional Network for Semantic Segmentation2019

    • 著者名/発表者名
      Masayuki Shimoda, Youki Sada, Hiroki Nakahara
    • 学会等名
      ARC 2019
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] An FPGA-based Fine Tuning Accelerator for a Sparse CNN2019

    • 著者名/発表者名
      Hiroki Nakahara, Akira Jinguji, Masayuki Shimoda, Shimpei Sato
    • 学会等名
      FPGA 2019
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A Lightweight YOLOv2: A Binarized CNN with A Parallel Support Vector Regression for an FPGA2018

    • 著者名/発表者名
      Hiroki Nakahara, Haruyoshi Yonekawa, Tomoya Fujii, Shimpei Sato
    • 学会等名
      FPGA 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A Demonstration of FPGA-Based You Only Look Once Version2 (YOLOv2)2018

    • 著者名/発表者名
      Hiroki Nakahara, Masayuki Shimoda, Shimpei Sato
    • 学会等名
      FPL 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] Demonstration of Object Detection for Event-Driven Cameras on FPGAs and GPUs2018

    • 著者名/発表者名
      Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara
    • 学会等名
      FPL 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] Power Efficient Object Detector with an Event-Driven Camera on an FPGA2018

    • 著者名/発表者名
      Masayuki Shimoda, Shimpei Sato, Hiroki Nakahara
    • 学会等名
      HEART 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A Performance Per Power Efficient Object Detector on an FPGA for Robot Operating System (ROS)2018

    • 著者名/発表者名
      Haoxuan Cheng, Shimpei Sato, Hiroki Nakahara
    • 学会等名
      HEART 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A High-speed Low-power Deep Neural Network on an FPGA based on the Nested RNS: Applied to an Object Detector2018

    • 著者名/発表者名
      Hiroki Nakahara, Tsutomu Sasao
    • 学会等名
      ISCAS 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A Ternary Weight Binary Input Convolutional Neural Network: Realization on the Embedded Processor2018

    • 著者名/発表者名
      Haruyoshi Yonekawa, Shimpei Sato, Hiroki Nakahara
    • 学会等名
      ISMVL 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] New Generation Dynamically Reconfigurable Processor Technology for Accelerating Embedded AI Applications2018

    • 著者名/発表者名
      Taro Fujii, Takao Toi, Teruhito Tanaka, Katsumi Togawa, Toshiro Kitaoka, Kengo Nishino, Noritsugu Nakamura, Hiroki Nakahara, Masato Motomura
    • 学会等名
      VLSI Circuits 2018
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] A Lightweight YOLOv2: A Binarized CNN with A Parallel Support Vector Regression for an FPGA2018

    • 著者名/発表者名
      Hiroki Nakahara, Haruyoshi Yonekawa, Tomoya Fujii, Shimpei Sato
    • 学会等名
      FPGA
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A fully connected layer elimination for a binarizec convolutional neural network on an FPGA2017

    • 著者名/発表者名
      Hiroki Nakahara, Tomoya Fujii, Shimpei Sato
    • 学会等名
      FPL
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] An object detector based on multiscale sliding window search using a fully pipelined binarized CNN on an FPGA2017

    • 著者名/発表者名
      Hiroki Nakahara, Haruyoshi Yonekawa, Shimpei Sato
    • 学会等名
      FPT
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] On-Chip Memory Based Binarized Convolutional Deep Neural Network Applying Batch Normalization Free Technique on an FPGA2017

    • 著者名/発表者名
      Haruyoshi Yonekawa, Hiroki Nakahara
    • 学会等名
      IPDPS Workshops
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] A Random Forest Using a Multi-valued Decision Diagram on an FPGA2017

    • 著者名/発表者名
      Hiroki Nakahara, Akira Jinguji, Simpei Sato, Tsutomu Sasao
    • 学会等名
      ISMVL
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] An FPGA Realization of a Deep Convolutional Neural Network Using a Threshold Neuron Pruning2017

    • 著者名/発表者名
      Tomoya Fujii, Simpei Sato, Hiroki Nakahara, Masato Motomura
    • 学会等名
      ARC
    • 関連する報告書
      2017 実績報告書
    • 国際学会
  • [学会発表] An FFT Circuit Using Nested RNS in a Digital Spectrometer for a Radio Telescope2016

    • 著者名/発表者名
      Hiroki Nakahara, Tsutomu Sasao, Hiroyuki Nakanishi, Kazumasa Iwai, Tohru Nagao, Naoya Ogawa
    • 学会等名
      International Symposium on Multiple-Valued Logic
    • 発表場所
      北海道(北海道大学)
    • 年月日
      2016-05-18
    • 関連する報告書
      2016 実績報告書
    • 国際学会
  • [学会発表] A deep convolutional neural network based on nested residue number system2015

    • 著者名/発表者名
      H. Nakahara and T. Sasao
    • 学会等名
      25th International Conference on Filed-Programmable Logic and Applications (FPL 2015)
    • 発表場所
      Royal Institution (London,England)
    • 年月日
      2015-09-02
    • 関連する報告書
      2015 実績報告書
    • 国際学会
  • [学会発表] An RNS FFT circuit using LUT cascades based on a modulo EVMDD2015

    • 著者名/発表者名
      H. Nakahara, T. Sasao, H. Nakanishi, and K. Iwai
    • 学会等名
      The 45th IEEE International Symposium on Multiple-valued Logic (ISMVL 2015)
    • 発表場所
      University of Waterloo (Waterloo,Canada)
    • 年月日
      2015-05-18
    • 関連する報告書
      2015 実績報告書
    • 国際学会
  • [備考] 研究業績(中原啓貴)

    • URL

      http://www.hirokinakaharaoboe.net/publications_J.html

    • 関連する報告書
      2015 実績報告書

URL: 

公開日: 2015-04-16   更新日: 2020-03-30  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi