• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

プログラマブル遅延素子を用いた束データ方式による非同期式回路の耐タンパ性評価

研究課題

研究課題/領域番号 15K00080
研究種目

基盤研究(C)

配分区分基金
応募区分一般
研究分野 計算機システム
研究機関会津大学

研究代表者

齋藤 寛  会津大学, コンピュータ理工学部, 上級准教授 (50361671)

研究期間 (年度) 2015-04-01 – 2019-03-31
研究課題ステータス 完了 (2018年度)
配分額 *注記
4,550千円 (直接経費: 3,500千円、間接経費: 1,050千円)
2017年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2016年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2015年度: 2,730千円 (直接経費: 2,100千円、間接経費: 630千円)
キーワード非同期式回路 / FPGA / サイドチャネルアタック / LSI設計技術
研究成果の概要

本研究では、非同期式回路の耐タンパ性を評価するために、プログラム遅延素子を用いた束データ方式による非同期式回路の設計を行った。プログラマブル遅延素子によって、暗号化における処理時間を変えることで、秘密鍵取得のための電力解析を困難にすることを想定している。成果として、プログラマブル遅延素子による非同期式回路モデル、および非同期式回路をXilinx FPGAに実装するための設計支援環境を実現した。

研究成果の学術的意義や社会的意義

電力消費の少ない非同期式回路に対して、さらにプログラマブル遅延素子を用いることで秘密鍵取得のための電力解析を困難にすることができれば、デジタル集積回路のセキュリティ向上に寄与することが期待できる。また、開発したXilinx FPGAを対象とした設計支援環境を用いることで、Xilinx FPGA上に非同期式回路を容易に実現することができる。近年、FPGAは、組み込みや機械学習の用途で広く用いられるため、こうしたアプリケーションの回路設計にも貢献することができる。

報告書

(5件)
  • 2018 実績報告書   研究成果報告書 ( PDF )
  • 2017 実施状況報告書
  • 2016 実施状況報告書
  • 2015 実施状況報告書
  • 研究成果

    (8件)

すべて 2019 2018 2016 2015

すべて 雑誌論文 (2件) (うち査読あり 2件、 オープンアクセス 1件、 謝辞記載あり 1件) 学会発表 (6件) (うち国際学会 5件)

  • [雑誌論文] Conversion from Synchronous RTL Models to Asynchronous RTL Models2019

    • 著者名/発表者名
      Shogo Semba and Hiroshi Saito
    • 雑誌名

      IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E102-A, No. 7

    • NAID

      130007670864

    • 関連する報告書
      2018 実績報告書
    • 査読あり
  • [雑誌論文] Design of an Asynchronous Processor with Bundled-data Implementation on a Commercial Field Programmable Gate Array2016

    • 著者名/発表者名
      J. Furushima, M. Nakajima, and H. Saito
    • 雑誌名

      Informatica, An International Journal of Computing and Informatics

      巻: 40 ページ: 399-408

    • 関連する報告書
      2016 実施状況報告書
    • 査読あり / オープンアクセス / 謝辞記載あり
  • [学会発表] Comparison of RTL Conversion and GL Conversion from Synchronous Circuits to Asynchronous Circuits2019

    • 著者名/発表者名
      Shogo Semba and Hiroshi Saito
    • 学会等名
      International Symposium on Circuits and Systems
    • 関連する報告書
      2018 実績報告書
    • 国際学会
  • [学会発表] Performance Optimization by Placement Constraints for FPGA-based Asynchronous Processors2018

    • 著者名/発表者名
      J. Furushima, T. Otake, and H. Saito
    • 学会等名
      SASIMI 2018
    • 関連する報告書
      2017 実施状況報告書
    • 国際学会
  • [学会発表] A Delay Adjustment Method for Asynchronous Circuits with Bundled ‐ data Implementation Considering a Latency Constraint2016

    • 著者名/発表者名
      K. Yoshimi and H. Saito
    • 学会等名
      Workshop on Synthesis And System Integration of Mixed Information Technologies
    • 発表場所
      Kyoto Research Park
    • 年月日
      2016-10-25
    • 関連する報告書
      2016 実施状況報告書
    • 国際学会
  • [学会発表] FPGA based Design of a Low Power Asynchronous MIPS Processor2016

    • 著者名/発表者名
      J. Furushima and H. Saito
    • 学会等名
      International Conference on Applications in Information Technology
    • 発表場所
      University of Aizu
    • 年月日
      2016-10-07
    • 関連する報告書
      2016 実施状況報告書
    • 国際学会
  • [学会発表] Design of an Asynchronous Inverse Discrete Cosine Transform Circuit on an FPGA2016

    • 著者名/発表者名
      T. Urakawa and H. Saito
    • 学会等名
      International Conference on Applications in Information Technology
    • 発表場所
      University of Aizu
    • 年月日
      2016-10-07
    • 関連する報告書
      2016 実施状況報告書
    • 国際学会
  • [学会発表] Constraining Operation Delay for Dynamic Power Optimization of Asynchronous Circuits2015

    • 著者名/発表者名
      Shunya Hosaka, Hiroshi Saito
    • 学会等名
      International Workshop on Applications in Information Technology (IWAIT-2015)
    • 発表場所
      Aizu-Wakamatsu, Japan
    • 年月日
      2015-10-08
    • 関連する報告書
      2015 実施状況報告書

URL: 

公開日: 2015-04-16   更新日: 2020-03-30  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi