| 研究課題/領域番号 |
15K06030
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 上智大学 |
|---|
研究代表者 |
和保 孝夫 上智大学, 理工学研究科, 教授 (90317511)
|
|---|
| 研究協力者 |
石田 宇一
小原 数馬
島本 一成
山崎 雄介
|
|---|
| 研究期間 (年度) |
2015-04-01 – 2019-03-31
|
| 研究課題ステータス |
完了 (2018年度)
|
| 配分額 *注記 |
4,940千円 (直接経費: 3,800千円、間接経費: 1,140千円)
2018年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2017年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2016年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2015年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
|
|---|
| キーワード | アナログ/デジタル変換 / ニューラルネットワーク / 非2進 / ΔΣ変調 / オーバーサンプリング / 冗長性 / 局所解 / ΔΣ変調器 / 低消費電力増幅器 / ホップフィールド / 低消費電力 / A/D変換器 / Hopfield / ノイズシェイピング / ダイナミック回路 / CMOS回路 |
|---|
| 研究成果の概要 |
ニューラルネットワーク（NN）を用いたアナログ/デジタル（A/D）変換器において、デジタル出力層のニューロンにΔΣ変調器を採用することで、NNの局所解に起因する変換誤差発生を抑止し、高分解能動作を可能とする回路構成法を明らかにした。特に、オーバーサンプリング動作によりノイズシェイピング特性を実現し、20ビット以上の分解能が得られる見通しを得た。また、NNの重み付け係数を工夫することで、非2進A/D変換動作を可能とした。一方、能動受動併用型ダイナミック共通ソース増幅器を搭載したΔΣ変調器チップ試作実験を行い、NNの積和演算に必要な要素回路の低消費電力動作を実証した。
|
| 研究成果の学術的意義や社会的意義 |
実世界のアナログ情報をデジタル機器に取り込むためにはA/D変換器が必須であり、従来から、さまざまな要求仕様に対応するために多くの変換方式が検討されてきた。最近では、素子微細化に伴い増加する素子バラツキに起因する変換精度劣化を抑止できる校正手法が注目されている。非2進方式もその一つで、本研究によりニューラルネットワーク（NN）を用いたA/D変換器の構成法を明らかにしたことで、NNの学習機能を利用した自己校正A/D変換器実現の見通しが得られた。また、局所解の影響回避に関する本提案は、A/D変換器のみならず、広くNN応用分野にも適用可能な技術と考えられる。
|
