研究課題
基盤研究(C)
MOSトランジスタの特性ばらつきの増加によってLSIの歩留まりが低下する問題に対して、リングオシレータの発振周波数からデジタル処理によってトランジスタの閾値電圧(Vth)とゲート酸化膜厚(Tox)を測定し、その測定値に応じて適応的に論理回路に与える電圧を最適化することで、LSIを救済する手法を提案した。さらに、この手法をSRAMも含む一般的なLSIに適用し、通常の電源電圧では動作不可能であったチップが救済されることを確認した。本研究成果によれば、Vth とToxの仕上がり状況の検知から電圧の最適化までをすべてチップ上で行うことができるので、低コストでLSIの歩留まりを向上することができる。
すべて 2016 2015
すべて 学会発表 (4件)