研究課題
基盤研究(A)
ひずみSi技術は、サブ100nm世代以降、MOSFETの性能向上のため欠かせない技術として実用化されているが、ひずみがMOSFETの電気特性に与える影響には不明点が多く、その電気特性を正確に記述できる物理モデルの構築が必須である。本研究では、SiGe上の二軸引張りSi MOSFETを用い、MOSFETの電気特性を記述する上で重要ないくつかの物理量とひずみの関係を調べ、その機構を明らかにした。まず、二軸引張りSi MOSFETの移動度の評価を行い、その電子および正孔移動度は、ひずみのない通常MOSFETと同様、電子の場合はη=1/2、正孔の場合はη=1/3の下での実効電界に対して、ユニバーサリティを有することを明らかにした。また、ひずみSin-MOSFETおいて、反転層からの電子注入によるゲート電流の評価を行い、引っ張りひずみ印加によりゲート電流が低下することを明らかにした。この現象は、ひずみ印加に伴う伝導帯のエネルギー低下によるSiO2とのバリア高さの増大によって定量的に説明できることを定量的に明らかにした。また、Sin-MOSFETにFN電流ストレスを印加した際に発生する界面準位のエネルギー密度とひずみの関係を調べ、界面準位密度はひずみ印加による変化しないこと、一方ひずみによる反転時のバンド曲がり量の低下により、閾値シフト量は減少することを明らかにした。更に、基板不純物に起因するクーロン散乱移動度は引っ張りひずみ印加により向上する一方、界面準位によるクーロン散乱移動度はひずみ印加により低下することを見出し、これはひずみ印加による2重縮退バレーの電子の増大による有効質量の低減効果と波動関数がMOS界面に近づくことによる界面電荷との散乱確率の増大効果の競合によって説明できることを明らかにした。
すべて 2008 2007 2006 2005
すべて 雑誌論文 (19件) (うち査読あり 1件) 図書 (2件)
IEEE Transactionon Eectron Devices Vol.55,Issue.1
ページ: 21-39
IEEE Trans. Electron Devices Vol.55, Issue. 1
Jpn.J.Appl.Phys. Vol・46,No.4B
ページ: 2122-2126
Solid-State Electronics Vol.51
ページ: 526-536
Jpn. J. Appl. Phys Vol.46
IEEE Transaction on Eectron Devices Vol.52,Issue.8
ページ: 1030-1038
IEEE Trans. Electron Devices Vol.53, Issue. 5
10014405092
IEEE Transaction on Eectron Devices vol.53, no.5
Solid State Electronics Vol.49,Issue5
ページ: 684-694
IEEE Transaction on Eectron Devices Vol.52,Issue.5
ページ: 993-998
ページ: 1780-1786
応用物理 74巻・9号
ページ: 1158-1170
130007718043
Solid State Electron. Vol.49, Issue 5
IEEE Trans. Electron Devices Vol.52, Issue 5
IEEE Trans. Electron Devices Vol.52, Issue 8
Oyo Buturi Vol.74
Solid State Electronics Vol.49, Issue 5
IEEE Transaction on Electron Devices Vol.52, Issue.5
