| 研究課題/領域番号 |
16H02797
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム
|
|---|
| 研究機関 | 国立情報学研究所 |
|---|
研究代表者 |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
|
|---|
| 研究分担者 |
塩谷 亮太 東京大学, 情報理工学系研究科, 准教授 (10619191)
|
|---|
| 研究期間 (年度) |
2016-04-01 – 2019-03-31
|
| 研究課題ステータス |
完了 (2019年度)
|
| 配分額 *注記 |
16,770千円 (直接経費: 12,900千円、間接経費: 3,870千円)
2018年度: 5,200千円 (直接経費: 4,000千円、間接経費: 1,200千円)
2017年度: 4,810千円 (直接経費: 3,700千円、間接経費: 1,110千円)
2016年度: 6,760千円 (直接経費: 5,200千円、間接経費: 1,560千円)
|
|---|
| キーワード | ディジタル回路 / 二相ラッチ / タイミング故障検出 / クロッキング / 製造ばらつき / 半導体 / マイクロアーキテクチャ / クロッキング方式 / FPGA / 半導体プロセス / コンピュータアーキテクチャ |
|---|
| 研究成果の概要 |
半導体製造プロセスの微細化に伴い，素子のランダムなばらつきが問題となっている．これに対して我々は，動的タイム・ボローイングを可能とするクロッキング方式を提案してきた．この方式では，あるステージの遅延がクロック周期を超えた場合，超過時間を次のステージへと繰り越すことができる．その結果，素子ごとの遅延のばらつきは大数の法則によって平均化され，平均遅延（で決まるクロック周期）での動作が可能となる．
本研究では主に，この方式を適用するツールと，プログラム可能なデバイス上の RISC-V プロセッサを開発した．
|
| 研究成果の学術的意義や社会的意義 |
半導体の指数関数的な性能向上を支えてきたムーアの法則の終焉が囁かれている一方で，その科学的な根拠であるデナード・スケーリングは，今世紀の初めには既に終焉を迎えた．その原因の一つには，半導体製造プロセスの微細化に伴い，素子遅延のランダムなばらつきが支配的となっていることが挙げられる．これは，素子のサイズが原子のサイズに近づいたためで，半導体技術のみによって解決することは本質的に難しい．提案のクロッキング方式は，回路とアーキテクチャ技術によってこのランダムばらつきの問題に対処するものである．
|
