研究課題
基盤研究(C)
本研究では，従来のように「設計時に動作マージンを確保」するのではなく，「設計後における特性バラつきに応じて回路動作点を調整」することを前提としたポストプロセス指向設計技術の実現を目的とし，半導体素子技術とスピントロニクス技術の融合によって上記機能をコンパクトに実装する高性能・高信頼次世代VLSIについて検討した．具体的には，従来の静的な補償だけでなく，時々刻々と変わる環境に応じて動的かつ自律的にその構造および動作を変化する性質，すなわち生物の脳における「知的環境適応性（可塑性）」を有する次世代VLSI実現のための基盤技術の確立に向けた研究を推進した．
本研究成果を基盤とする設計技術により，高い性能が得られる可能性を有しつつも微細プロセスの高バラつき条件下においては実用に耐えないとされてきた様々な回路設計技術を，高性能VLSI実現の手段の一つとして再び活用できるようになる．これは設計における適用技術の選択肢を広げ，高性能VLSIの実現をより容易にすることにもつながる．すなわち，本技術は，単にバラつきの影響を抑え，回路性能を保証するためだけの技術ではなく，最先端プロセスが有する性能を設計者が最大限に活用できる環境を与え，従来技術では成し得ない十分な柔軟性・信頼性を有するVLSIをより容易に設計可能にする重要な技術といえる．
すべて 2019 2018 2017 2016 その他
すべて 国際共同研究 (1件) 雑誌論文 (5件) (うち査読あり 5件、 オープンアクセス 2件、 謝辞記載あり 1件) 学会発表 (23件) (うち国際学会 13件、 招待講演 6件)
Japanese Journal of Applied Physics
巻: 58 号: SB ページ: SBBB01-SBBB01
10.7567/1347-4065/aafb4d
210000135331
Microelectronics Journal
巻: 82 ページ: 13-21
10.1016/j.mejo.2018.10.005
巻: 57/4S 号: 4S ページ: 04FN03-04FN03
10.7567/jjap.57.04fn03
210000148986
巻: 56 号: 4S ページ: 04CN01-04CN01
10.7567/jjap.56.04cn01
IET Electronics Letters
巻: 53 号: 7 ページ: 456-458
10.1049/el.2016.4233
