| 研究課題/領域番号 |
17H01706
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機システム
|
|---|
| 研究機関 | 国立研究開発法人理化学研究所 (2018-2019)
東北大学 (2017) |
|---|
研究代表者 |
佐野 健太郎 国立研究開発法人理化学研究所, 計算科学研究センター, チームリーダー (00323048)
|
|---|
| 研究分担者 |
柴田 裕一郎 長崎大学, 工学研究科, 教授 (10336183)
滝沢 寛之 東北大学, サイバーサイエンスセンター, 教授 (70323996)
上野 知洋 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (30794135)
宮島 敬明 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (90770850)
小柴 篤史 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (20845771)
|
|---|
| 研究期間 (年度) |
2017-04-01 – 2020-03-31
|
| 研究課題ステータス |
完了 (2019年度)
|
| 配分額 *注記 |
18,720千円 (直接経費: 14,400千円、間接経費: 4,320千円)
2019年度: 3,510千円 (直接経費: 2,700千円、間接経費: 810千円)
2018年度: 8,840千円 (直接経費: 6,800千円、間接経費: 2,040千円)
2017年度: 6,370千円 (直接経費: 4,900千円、間接経費: 1,470千円)
|
|---|
| キーワード | オーバーレイアーキテクチャ / FPGA / 非ノイマン型 / データフロー / 高位合成 / 高性能計算 / FPGAシェル / ハード・ソフト協調設計 |
|---|
| 研究成果の概要 |
性能向上が鈍化しつつあるノイマン型アーキテクチャに代わりスケーラブルな次世代の高性能計算機システムを実現するために、回路再構成可能半導体であるFPGAを高度に利用するための非ノイマン型オーバーレイアーキテクチャとその基盤技術を創出した。FPGAクラスタを試作し、ハードウェア基盤とソフトウェア基盤を構築すると共に計算問題をデータフロー回路として実装するための高位合成コンパイラを開発した。幾つかの計算問題に対し、パイプライン方式を適用し性能がFPGA数に応じて向上することを示した。これは、低電力なFPGAにより高性能かつスケーラブルな計算が実現できることを実証するものである。
|
| 研究成果の学術的意義や社会的意義 |
性能向上が鈍化しつつあるノイマン型アーキテクチャに代わるものとして、回路再構成型のデータフロー計算モデルの有望性を最先端の大規模FPGAによる試作を通じて実証したことは、計算機アーキテクチャの新たなる方向性を示すものとして学術的に意義深い。また、昨今学術分野や産業分野において、国内外でFPGAによるデータセンター利用や高性能計算への応用が注目されているが、それらについてアーキテクチャレベルから検討を行った本研究は、データフロー計算とFPGAによる回路再構成技術が社会問題を解決するための計算基盤となり得るための基礎的研究とも言えるものであり、社会的にも意味がある。
|
