• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

光学近接効果を考慮した歩留まり最適レイアウト生成

研究課題

研究課題/領域番号 18560327
研究種目

基盤研究(C)

配分区分補助金
応募区分一般
研究分野 電子デバイス・電子機器
研究機関東京大学

研究代表者

池田 誠  東京大学, 大規模集積システム設計教育研究センター, 准教授 (00282682)

研究分担者 佐々木 昌浩  東京大学, 大規模集積システム設計教育研究センター, 助教 (50339701)
研究期間 (年度) 2006 – 2008
研究課題ステータス 完了 (2008年度)
配分額 *注記
4,030千円 (直接経費: 3,400千円、間接経費: 630千円)
2008年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2007年度: 1,820千円 (直接経費: 1,400千円、間接経費: 420千円)
2006年度: 1,300千円 (直接経費: 1,300千円)
キーワード電子デバイス / 電子機器 / マスクレイアウト設計 / OPC / 網羅的セルレイアウト生成 / セルリーク電流最小化 / セル歩留まり / 焦点深度 / 露光時間 / セルレイアウト自動合成 / クリティカルエリア / レイアウト設計 / 光学近接効果 / 光学近接効果補正 / セルレイアウト / 歩留まり / 設計製造性
研究概要

集積回路の製造において用いられる微細なパターンの光転写において不可避となっている光学近接効果補正に対して、本研究では、設計パターンと製造されるパターンから逆問題を解くことにより補正を実施する手法の検討、パターン転写による製造不良を削減可能であることを示した。さらに、転写におけるばらつきがディジタル設計向けのセルにおける遅延、リークに与える影響の検討を行い、光学近接効果を考慮した場合のセルレイアウトの最適化によりセルのリーク電力低減に効果的であることを示した。

報告書

(4件)
  • 2008 実績報告書   研究成果報告書 ( PDF )
  • 2007 実績報告書
  • 2006 実績報告書
  • 研究成果

    (18件)

すべて 2009 2008 2007

すべて 雑誌論文 (4件) (うち査読あり 2件) 学会発表 (14件)

  • [雑誌論文] A Temperature Sensor With an Inaccuracy of-1/+0.8℃ Using 90-nm 1-V CMOS for Online Thermal Monitoring of VLSI Circuits2008

    • 著者名/発表者名
      M. Sasaki, M. Ikeda and K. Aasada
    • 雑誌名

      IEEE Transactions on Semiconductor Manufacturing Vol.21

      ページ: 201-208

    • 関連する報告書
      2008 研究成果報告書
  • [雑誌論文] A Temperature Sensor With an Inaccuracy of -1/+0.8℃ Using 90-nm 1-V CMOS for Online Thermal Monitoring of VLSI Circuits2008

    • 著者名/発表者名
      M. Sasaki M. Ikeda and K. Aasada
    • 雑誌名

      IEEE Transactions on Semiconductor Manufact uring 21

      ページ: 201-208

    • 関連する報告書
      2008 実績報告書
    • 査読あり
  • [雑誌論文] Timing-Aware Cell Layout De-Compactionfor Yield Optimization by Critical Area Minimization2007

    • 著者名/発表者名
      T. Iizuka, M. Ikeda and K. Asada
    • 雑誌名

      IEEE Transactions on Very Large Scale Integration(VLSI)Systems Vol.15, No.6

      ページ: 716-720

    • 関連する報告書
      2008 研究成果報告書
  • [雑誌論文] Timing-Aware Cell Layout De-Compaction for Yield Optimization by Critical Area Minimization2007

    • 著者名/発表者名
      T. Iizuka, M. Ikeda and K. Asada,
    • 雑誌名

      IEEE Transactions on Very Large Scale Intergration(VLSI) Systems Vol.15,No.6

      ページ: 716-720

    • 関連する報告書
      2007 実績報告書
    • 査読あり
  • [学会発表] Variation Tolerant Transceiver Design for System -on-Glass2009

    • 著者名/発表者名
      J. Kim J. Kim, K. Ikai, T. Nakura, M. Ikeda, K. Asada
    • 学会等名
      IEEE 34th European Solid-State Circuits Conference (ESSCIRC) Fringe
    • 発表場所
      イギリス・エジンバラ
    • 年月日
      2009-09-15
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Circuit Design using Stripe-Shaped TFTson Glass2009

    • 著者名/発表者名
      K. Ikai, J. Kim, M. Ikeda, and K. Asada
    • 学会等名
      IEEE Asia and South Pacific Design Automation Conference
    • 発表場所
      Yokohama
    • 年月日
      2009-01-20
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Circuit Design using Stripe2009

    • 著者名/発表者名
      K. Ikai, J. Kim, M. Ikeda, and K. Asada
    • 学会等名
      IEEE Asia and South Pacific Design Automati on Conference
    • 発表場所
      横浜市
    • 年月日
      2009-01-20
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Variation Tolerant Transceiver Design for System-on-Glass2008

    • 著者名/発表者名
      J.Kim, K.Ikai, T.Nakura, M.Ikeda, K.Asada,
    • 学会等名
      IEEE 34th European Solid-State Circuits Conference(ESSCIRC)Fringe
    • 発表場所
      Edinburgh,UK
    • 年月日
      2008-09-15
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Delay Variation Measurements on DCVSL Using Logic Tester2008

    • 著者名/発表者名
      M. Ikeda
    • 学会等名
      University of Tokyo-UC Santa Barbara Joint Workshop
    • 発表場所
      Santa Barbara, USA
    • 年月日
      2008-09-08
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Delay Variation Measurements on DCVSL Using Logic Tester2008

    • 著者名/発表者名
      M. Ikeda
    • 学会等名
      University of Tokyo-UC Santa Barbara Joi nt Workshop
    • 発表場所
      米国・カリフォルニア州・サンタバーバラ市
    • 年月日
      2008-09-08
    • 関連する報告書
      2008 実績報告書
  • [学会発表] Process Variation Aware Comprehensive Layout Synthesis for YieldEnhancement in Nano-Meter CMOS2007

    • 著者名/発表者名
      K. Kurihara, T. Iizuka, M. Ikeda and K. Asada
    • 学会等名
      IEEE International Conference on Electronics, Circuits and Systems(ICECS)
    • 発表場所
      Marrakech, Morocco
    • 年月日
      2007-12-14
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Process Variation Aware Comprehensive Layout Synthesis for Yield Enhancement in Nano-Meter CMOS2007

    • 著者名/発表者名
      M. Ikeda, K. Ishi, T. Sokabe and K. Asada
    • 学会等名
      IEEE International Conference on Electronics, Circuits and Systems(ICECS)
    • 発表場所
      Marrakech, Morocco
    • 年月日
      2007-12-12
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Datapath Delay Distributions for Data/Instruction Against PVT Variations in 90nm CMOS2007

    • 著者名/発表者名
      M. Ikeda, K. Ishi, T. Sokabe and K. Asada
    • 学会等名
      IEEE International Conference on Electronics, Circuits and Systems (ICECS)
    • 発表場所
      Marrakech, Morrocco
    • 年月日
      2007-12-12
    • 関連する報告書
      2007 実績報告書
  • [学会発表] Process Variation Aware Comprehensive Layout Synthesis for Yield Enhancement in Nano-Neter CMOS2007

    • 著者名/発表者名
      K. Kurihara, T. Iizuka, M. Ikeda and K. Asada
    • 学会等名
      IEEE International Conference on Electronics, Circuits and Systems (ICECS)
    • 発表場所
      Marrakech, Morrocco
    • 年月日
      2007-12-12
    • 関連する報告書
      2007 実績報告書
  • [学会発表] 40 Frames/sec 16x16 Temperature Probe Array using 90nm 1V CMOS for On line Thermal Monitoring on VLSI Chip2007

    • 著者名/発表者名
      M. Sasaki, T. Inoue, M. Ikeda and K.Asada
    • 学会等名
      IEEE Asian Solid-State Circuits Conference(A-SSCC)
    • 発表場所
      Jeju, Korea
    • 年月日
      2007-11-14
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] 40 Frames/sec 16×16 Temperature Probe Array using 90nm 1V CMOS for On line Thermal Monitoring on VLSI Chip2007

    • 著者名/発表者名
      M. Sasaki, T. Inoue, M. Ikeda and K. Asada
    • 学会等名
      IEEE Asian Solid-State Circuits Conference(A-SSCC)
    • 発表場所
      Jeju, Korea
    • 年月日
      2007-11-14
    • 関連する報告書
      2007 実績報告書
  • [学会発表] Analysis of Noise Margins Due to Device Parameter Variations in Sub-100nm CMOS Technology2007

    • 著者名/発表者名
      Z. Liang, M. Ikeda and K. Asada
    • 学会等名
      IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems(DDECS)
    • 発表場所
      Krakow,Poland
    • 年月日
      2007-04-11
    • 関連する報告書
      2008 研究成果報告書
  • [学会発表] Analysis of Noise Margins Due to Device Parameter Variations in Sub-100nm CMOS Technology2007

    • 著者名/発表者名
      Z. Liang, M. Ikeda and K. Asada
    • 学会等名
      IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS)
    • 発表場所
      Krakow, Poland
    • 年月日
      2007-04-11
    • 関連する報告書
      2007 実績報告書

URL: 

公開日: 2006-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi