| 研究課題/領域番号 |
18K18020
|
|---|
| 研究種目 |
若手研究
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 国立研究開発法人理化学研究所 |
|---|
研究代表者 |
上野 知洋 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (30794135)
|
|---|
| 研究期間 (年度) |
2018-04-01 – 2021-03-31
|
| 研究課題ステータス |
完了 (2020年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2020年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2019年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2018年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
|
|---|
| キーワード | FPGA / データ圧縮 / 可変実効帯域 / システムオンチップ / ネットワーク / 高位合成 / 部分再構成 / FPGAクラスタ / 電子回路 / メモリ帯域 / 計算機アーキテクチャ / 通信帯域 |
|---|
| 研究成果の概要 |
本研究では，計算機システムにおいて，計算性能の主要な決定要因であるデータ移動時の帯域を可変とする柔軟なアーキテクチャの探求を行った。主に，メモリ帯域とネットワークの帯域を制御可能とするために，回路を自由に再構成できるFPGAと，パイプライン処理により低遅延のデータ圧縮が可能なハードウェアとを組み合わせ，計算機資源をデータ移動時の帯域向上に振り分けられるアーキテクチャの検討，及び試作を行った。具体的には，圧縮性能と計算機資源との関係調査，及びFPGA上のハードウェアプラットフォームの構築を行った。
|
| 研究成果の学術的意義や社会的意義 |
本研究の主な成果は，データ移動時の実効帯域を柔軟に変更可能な計算機アーキテクチャを示したことである。データ圧縮とFPGAの回路再構成機能により，これまでにないアーキテクチャの方向性を示した。特に，FPGAの利点を活かした部分再構成技術と，利用しやすさを考慮したシステムオンチップの開発により，柔軟なアーキテクチャを比較的容易に実現するための基盤技術を提案した。今回の成果において，特にデータ圧縮に関する部分は大きな改良の余地があるため，圧縮アルゴリズムの改良や，より効率的な実装等により，さらに使いやすく，柔軟な帯域を持つシステムの実現が期待できる。
|
