| 研究課題/領域番号 |
19560334
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
電子デバイス・電子機器
|
|---|
| 研究機関 | 群馬大学 |
|---|
研究代表者 |
小林 春夫 群馬大学, 大学院・工学研究科, 教授 (20292625)
|
|---|
| 研究期間 (年度) |
2007 – 2009
|
| 研究課題ステータス |
完了 (2009年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2009年度: 650千円 (直接経費: 500千円、間接経費: 150千円)
2008年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
2007年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | 時間領域アナログ回路 / タイムデジタイザ回路 / デジタルPWM路 / デジタルアシストアナログ回路 / 完全デジタルPLL回路 / デジタル自己校正 / デジタル誤差補正回路 / デジタルPWM回路 / 時間デジタル変換回路 / ナノCMOS / アナログ回路 / デジタル電源 / AD変換器 / サンプリング回路 / 低電圧 / サンプリング海路 |
|---|
| 研究概要 |
ナノCMOS VLSIで高性能アナログ回路を実現するための時間領域アナログ回路に関して次の成果を得て,特許出願、論文・学界発表を通じて技術移転を行った。
(1)逐次比較近似AD変換器で高速性、低消費電力を実現するために時間領域冗長性を用いるアルゴリズムを開発し、シミュレーションおよびチップ実現・測定によりその有効性の検証を行った。
(2)時間デジタイザ回路の2つの新アーキテクチャを考案した。
2-1)自己校正機能をもち高線形性を確保でき、デバイスの特性ばらつきを積極的に利用して高分解能を実現する、自己校正を行う確率的時間デジタイザ回路
2-2)従来のバーニア構成を改良して、低消費電力で高時間分解能を実現する時間デジタイザ回路
(3)高時間分解能・低消費電力デジタルPWM回路の新アーキテクチャを考案し、デジタル制御電源回路への応用を検討した。
(4)デジタル制御電源でのEMI低減のために、デジタルPWMとPPM方式の組み合わせによる周波数拡散クロックの新アルゴリズムを考案した.
(5)時間領域アナログ回路手法を用いた完全デジタルPLL回路のTVチューナへの応用用を検討し、そこで必要な高速に周波数ロックするための新アルゴリズムを考案した。
(6)高速高周波時間波形を低ノイズで取得できるサンプリング方式を考案した。
|
