| 研究課題/領域番号 |
19K04930
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分25020:安全工学関連
|
|---|
| 研究機関 | 東京理科大学 |
|---|
研究代表者 |
吉田 孝博 東京理科大学, 工学部電気工学科, 教授 (10385544)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2022-03-31
|
| 研究課題ステータス |
完了 (2021年度)
|
| 配分額 *注記 |
3,510千円 (直接経費: 2,700千円、間接経費: 810千円)
2021年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
2020年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2019年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
|
|---|
| キーワード | ESD保護素子 / 静電気放電 / 回路シミュレーション / 静電気耐性 / ESDストレスシミュレーション / バリスタ / サージ防護素子 / TVSダイオード |
|---|
| 研究開始時の研究の概要 |
電子機器メーカが製品を開発する際，故障や誤動作の原因となる静電気放電（ESD）に強い回路設計を確実かつ効率的に行うためには，電子機器にESDが加わった際に機器内部の半導体部品が受けうる電気的ストレスを推定する回路シミュレーション技術が必要である．そのため本研究では，そのシミュレーションの実現に必要不可欠な，電子機器で多用される静電気対策部品（ESD保護素子）の現実的な特性のモデリング方法の開発と改良を行う．
|
| 研究成果の概要 |
本研究では，これまでに我々が提案した，静電気放電から電子機器を保護するために電子回路上に多く実装されているESD保護素子の特性をより詳細に計測する方法と，その動的な特性を機器の電子回路設計で用いる高周波回路シミュレーションに反映させる方法の改良を行った．さらに，この計測方法を，保護素子の一種であるバリスタに対して新たに適用するための検討を行った．まだ途中段階ではあるが，同等の仕様を持つ複数種のバリスタ間の僅かな特性差の計測ができたため，この手法を確立できる可能性が高いことを確認した．
|
| 研究成果の学術的意義や社会的意義 |
本研究成果の学術的意義は，ESD保護素子にESDが印加された際の特性の解明につながる知見が得られたことと，これらの特性の計測・モデル化方法についてノウハウが蓄積できたことである．今後の研究を通じて本手法が確立されると，電子機器設計時のESD保護素子の選定をはじめとするESD対策設計が効率的に行えるようになり，開発期間短縮・試作コスト削減，ESD対策の高度化や電子機器の信頼性向上に繋がる点において社会的意義がある．
|
