| 研究課題/領域番号 |
19K11873
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 北陸先端科学技術大学院大学 |
|---|
研究代表者 |
田中 清史 北陸先端科学技術大学院大学, 先端科学技術研究科, 教授 (20333445)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
4,420千円 (直接経費: 3,400千円、間接経費: 1,020千円)
2021年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
2020年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2019年度: 1,560千円 (直接経費: 1,200千円、間接経費: 360千円)
|
|---|
| キーワード | リアルタイムシステム / 命令セット / 適応化 / FPGA / リアルタイムスケジューリング / IoT / リアルタイム / 組込み / スケジューリング |
|---|
| 研究開始時の研究の概要 |
汎用的な従来のCPUおよびOSを見直し，個々の機器に適応して必要最小限の機能と適切なスケジューリング機構を自動的に提供する適応化技術を研究する．開発期間を延長することなく電力およびコストの削減，実行効率向上を達成することで，今後のIoT時代における機器設計・開発の在り方を示す．本研究の成果となる設計開発技術はASICチップ製造に適用可能であるが，本研究では，即時適応化可能性を提供するために，ハードウェア論理を変更可能なFPGA (Field Programmable Gate Array) デバイスを対象とする．CPUとOSの一体化された適応化技術が本研究の特色である．
|
| 研究成果の概要 |
組込みアプリケーションの要求にしたがって，必要最小構成のCPUとOSを自動生成する技術を研究し，IoT時代における機器開発の効率化，コスト削減，および性能向上を支援すること，およびアプリケーションに最適なタスクスケジューリングによるリアルタイム性の向上を目的とした．研究期間を通して，CPUの適応化手法の提案とツールの実装，組込みOSの適応化手法の提案とツールの実装，各種適応型リアルタイムスケジューラの実装，および適応化によるシステム規模と性能の評価ついて研究を行った．評価において，CPU，OS，スケジューラの適応化により，コンパクト化，高速化，リアルタイム性の向上が可能であることが示された．
|
| 研究成果の学術的意義や社会的意義 |
個々の機器にとっての最適性を目指すために，従来の汎用CPUおよびOSを見直し，機器に適応して必要最小限の機能と適切なスケジューリング機構を自動的に提供する手法とツールを開発した．これにより，機器の開発期間を延長することなく電力およびコストの削減，実行効率向上を達成することで，機器設計・開発の在り方を示した．従来の組込みシステムでは，自動車やロボット制御に代表されるように，リアルタイム性が要求されるアプリケーションが多数存在する．今後のIoT機器においてもリアルタイム性を重視する機器の多岐化が予想されることから，本研究によるコストとリアルタイム性の両面を向上する手法は意義が大きい．
|
