| 研究課題/領域番号 |
19K11884
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 日本大学 |
|---|
研究代表者 |
新井 雅之 日本大学, 生産工学部, 教授 (10336521)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2021年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2020年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2019年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | マルチモデルサンプリング / 欠陥レベル / ウェハマップ欠陥パターン / クリティカルエリア / ウェハマップ / 欠陥レベル削減 / 欠陥レベル見積り / DPPM / LSI欠陥位置推定 / クリティカルエリアサンプリング / 重み付き故障カバレージ / LSIテストパターン生成 / ブリッジ故障モデル |
|---|
| 研究開始時の研究の概要 |
本研究の目的は，超微細プロセスで製造された大規模半導体デバイスに対して，その市場不良率（欠陥レベル）を高精度に見積もる手法，および欠陥レベルを高度に削減可能なテストパターン生成法の開発である．国内半導体産業の動向を鑑み，製造プロセスを持たないファブレス企業での利用を想定したフローの開発を目指す．
まず，個別の故障動作について解析する．次に，チップ全体での欠陥レベル見積もり法について検討する．その後，欠陥レベルを削減するためのテストパターン生成法について検討する．
|
| 研究成果の概要 |
本研究では主に(A)AIを用いた欠陥位置およびパターン推定法の開発およびその高精度化，および(B)欠陥動作の解析結果に基づくテストパターン生成法，にテーマを絞り開発を進めた．(A)に関しては，LSIデバイスおよびレイアウトの両方に着目し，少数の欠陥情報に基づいて欠陥位置およびパターンを高精度に推定する手法を開発した．(B)に関しては，消費電力量制約下における欠陥動作を考慮したテストパターン生成法を開発した．これらを組み合わせることによって，大規模半導体デバイスの欠陥レベルの高精度な見積りおよび削減が可能になると期待される．
|
| 研究成果の学術的意義や社会的意義 |
近年，半導体産業の構造が世界的に変化し，日本においては国内での最先端プロセスでの製造（ファブ）が一旦ほぼ断絶した後に回帰しつつある．本研究開発した要素技術の組合せによって，製造されたLSIの信頼性向上，および製造コスト削減が可能となると期待され，学術的意義および産業界に対する貢献は大きいと考えられる．
|
