• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

近似コンピューティング効率を極限まで高める潜在性能活用型VLSIの研究

研究課題

研究課題/領域番号 19K24341
研究種目

研究活動スタート支援

配分区分基金
審査区分 1001:情報科学、情報工学およびその関連分野
研究機関名古屋大学

研究代表者

増田 豊  名古屋大学, 情報学研究科, 助教 (60845527)

研究期間 (年度) 2019-08-30 – 2021-03-31
研究課題ステータス 完了 (2020年度)
配分額 *注記
2,860千円 (直接経費: 2,200千円、間接経費: 660千円)
2020年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
2019年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
キーワード低消費電力設計 / 近似コンピューティング / クリティカルパス・アイソレーション / ビット幅削減 / 適応的電圧制御 / 高信頼設計
研究開始時の研究の概要

半導体プロセス微細化に伴い、回路性能のばらつきが顕在化しており、従来の VLSI (超大規模集積回路) 設計では、AC (近似コンピューティング) 回路の計算品質を保ちつつ省電力化と高性能化を推進することが困難である。
本研究では、AC 回路の省電力効果を最大限高める、計算品質を自律制御可能な設計パラダイムの実現を目指す。VLSI 自身が電源電圧を自律的に制御する設計技術である AVS (適応的電圧制御) を AC 回路設計に応用して、AVS と AC の一体最適設計手法を構築し、既存設計技術では成し得なかった高性能かつ省電力なコンピューティング技術の創出を目指す。

研究成果の概要

本研究では、VLSI 自身が電源電圧を自律的に制御する設計技術である適応的電圧制御 (AVS) を 近似コンピューティング (AC) に応用することを見据えて、AVS の効果を高める被制御回路の設計手法を推進した。クリティカルパス・アイソレーション (CPI) とビット幅削減 (BWS) の協調設計手法を提案した。評価実験により、BWS とCPI は非常に親和性が高く、両者の協調が相乗的に省電力効果を高めることを確認した。GPGPU プロセッサを用いた評価実験により、複数の PVTA コーナーにおいて、消費電力を大きく削減できることを実験的に確認した。

研究成果の学術的意義や社会的意義

本研究は、「回路自身が計算品質を自律制御する」設計技術を見据えており、これは「最も悪い性能の回路に合わせる」従来設計技術とは本質的に異なるものである。本研究で構想する設計技術が完成した暁には、既存研究が抱える「性能ばらつきにより電力効率及び処理性能が大幅に低下する」問題を根本的に解決する。本研究では、計算品質を低電力動作下においても担保し、柔軟な自律制御を実現するための、集積回路の設計手法を提案した。評価実験により、提案設計が異なる動作環境 (電源電圧、温度など)において省電力効果を発揮できることを実験的に確認し、自律性能制御 VLSI (超大規模集積回路) への応用に期待できる成果を得た。

報告書

(3件)
  • 2020 実績報告書   研究成果報告書 ( PDF )
  • 2019 実施状況報告書
  • 研究成果

    (4件)

すべて 2021 2020

すべて 学会発表 (4件) (うち国際学会 2件)

  • [学会発表] Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design2021

    • 著者名/発表者名
      Yutaka Masuda, Jun Nagayama, TaiYu Cheng, Tohru Ishihara, Yoichi Momiyama, and Masanori Hashimoto
    • 学会等名
      IEEE Design, Automation and Test in Europe Conference (DATE)
    • 関連する報告書
      2020 実績報告書
    • 国際学会
  • [学会発表] Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling2020

    • 著者名/発表者名
      Yutaka Masuda, Jun Nagayama, TaiYu Cheng, Tohru Ishihara, Yoichi Momiyama, and Masanori Hashimoto
    • 学会等名
      International Workshop on Logic & Synthesis (IWLS)
    • 関連する報告書
      2020 実績報告書
    • 国際学会
  • [学会発表] クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法2020

    • 著者名/発表者名
      増田豊, 長山準, 鄭泰禹, 石原亨, 籾山陽一, 橋本昌宜
    • 学会等名
      情報処理学会DA シンポジウム
    • 関連する報告書
      2020 実績報告書
  • [学会発表] ポストムーア時代に向けた回路設計検証技術2020

    • 著者名/発表者名
      増田豊
    • 学会等名
      第7回NCESシンポジウム
    • 関連する報告書
      2020 実績報告書

URL: 

公開日: 2019-09-03   更新日: 2025-11-20  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi