研究概要 |
本研究では,マルチコア,メニーコアプロセッサなどの複雑化するシングルチップ計算機プラットフォームを実現するために急務である革新的な超低遅延インターコネクト技術の実現を目的とした.そのために,(1)予測と部分二重化による低遅延ルータアーキテクチャと(2)そのルータ間の協調動作による更なる遅延削減のためのトポロジ,ルーティングの部分再構成技術などを研究開発した.本研究成果は,従来のPCクラスタ,並列計算機などのシステムレベルの相互結合網の研究領域の技術を活用して,マイクロシステムの大幅な低遅延化を達成するなどの成果を挙げることができた.
|