| 研究課題/領域番号 |
20K14797
|
|---|
| 研究種目 |
若手研究
|
| 配分区分 | 基金 |
|---|
| 審査区分 |
小区分21060:電子デバイスおよび電子機器関連
|
|---|
| 研究機関 | 国立研究開発法人産業技術総合研究所 |
|---|
研究代表者 |
加藤 公彦 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (30815486)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| 研究課題ステータス |
完了 (2022年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2022年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2021年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2020年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | トンネルFET / TFET / シリコン / 低消費電力 / 急峻スイッチング / オン電流 / 集積回路 |
|---|
| 研究開始時の研究の概要 |
超低消費電力集積回路に向け、急峻スイッチング素子として有望なトンネルFET（TFET）の高性能化を行う。スイッチング急峻性の確保には、ステップ状の状態密度関数が得られる2次元電子状態を有するPN接合間のトンネル現象を利用することが望まれる。本研究では、これを応用容易なSiチャネルTFETで実現することを目的とする。Si FinFETを基にした新規TFET素子構造を提案し、作製プロセスの確立と急峻スイッチングTFET動作の実験実証を目指す。
|
| 研究成果の概要 |
超低消費電力集積回路に向け、急峻スイッチング素子として有望なトンネルFET（TFET）の高性能化を行った。CMOSプラットフォーム上で二次元状態密度活用のための新規素子構造を提案し、性能予測、プロセス開発、実験実証を行った。提案構造は、Si Fin形状の側面に斜めイオン注入法によりP型／N型の高不純物濃度層が形成される。TCADシミュレーションより、動作電圧0.3 Vにおいて5桁以上の急峻スイッチング実現可能性が示された。実験実証では、高自由度な素子作製のため、新規ネガレジストを用いた電子線リソグラフィ技術を構築した。最小Fin幅10nmを下回る微細TFETを作製し、電流増大を達成した。
|
| 研究成果の学術的意義や社会的意義 |
半導体集積回路の低消費電力化は、世の中で急速に発展するIoT/AI技術を支える重要技術である。半導体トランジスタはそれら集積回路の基盤素子であり、トランジスタの低消費電力は、次世代エレクトロニクスのエネルギー高効率化に幅広く貢献する。本研究は、既存半導体製造技術を積極的に活用し、Si CMOSラインを念頭に置いていることも重要な特徴である。Siは他の新材料系に比べてオン電流増大に難しさがあるものの、その課題克服に向けて真正面から取り組んだ研究である。本研究で開発したSiを基軸にしたTFETのオン電流増大技術は、将来の半導体集積回路に直結し得る、実用性のある技術と言える。
|
