| 研究課題/領域番号 |
21K04160
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分21050:電気電子材料工学関連
|
|---|
| 研究機関 | 関西大学 |
|---|
研究代表者 |
佐藤 伸吾 関西大学, システム理工学部, 准教授 (60709137)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
4,160千円 (直接経費: 3,200千円、間接経費: 960千円)
2023年度: 780千円 (直接経費: 600千円、間接経費: 180千円)
2022年度: 1,950千円 (直接経費: 1,500千円、間接経費: 450千円)
2021年度: 1,430千円 (直接経費: 1,100千円、間接経費: 330千円)
|
|---|
| キーワード | pseudo-MOS法 / 積層半導体基板 / Kelvin法 / 伝送線路モデル / 容量-電圧特性 / チャネル伝導 / 低電界移動度 / シート抵抗 / 移動度 / 界面電荷密度 |
|---|
| 研究開始時の研究の概要 |
近年、新規材料や積層構造化により半導体素子能力の向上を模索する研究・開発が活発化しており、積層構造の界面品質に起因する電気物性の評価技術が求められている。
本研究は半導体素子形成工程を経ることなく、積層構造を有する半導体基板のキャリアの輸送特性・積層構造界面の電気的品質を、高精度に評価する手法を開発することを目的としている。様々な積層基板に適用可能な電気物性評価手法を開発することにより、半導体素子の開発速度の向上、半導体素子能力の向上に貢献する。
|
| 研究成果の概要 |
本研究は半導体素子の形成工程を経ることなく、積層構造を有する半導体基板の電気物性・界面品質を、高精度に評価する手法を開発することを目的として研究を開始した。積層基板向けの評価手法であるPseudo-MOS法を用いて電気物性値を抽出するにあたり、必須となる測定構成・基板条件を明らかにした。またそれらの条件下で容量値の周波数依存性を測定した際に、薄膜界面近傍に形成されるチャネル上を交流信号が伝搬する際に観測される特定周波数における容量値の極大化をはじめて確認した。
|
| 研究成果の学術的意義や社会的意義 |
近年、活発に研究されている積層半導体基板に関して、半導体素子構造を形成することなく電気物性値を高精度に抽出する検査手法を開発することは各種材料やその積層構造開発の加速に資するものである。特に本研究を通して検査手法の高精度化に向けた測定構成・条件を明確化し、またその条件下で交流信号のチャネル上伝搬を観測できたことは界面品質に関連する検査手法の高精度化に向けた見込みを得たという点において社会的意義が大きい。
|
