| 研究課題/領域番号 |
21K11804
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 東京農工大学 |
|---|
研究代表者 |
中條 拓伯 東京農工大学, 工学(系)研究科(研究院), 教授 (80217736)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
4,290千円 (直接経費: 3,300千円、間接経費: 990千円)
2023年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2022年度: 1,300千円 (直接経費: 1,000千円、間接経費: 300千円)
2021年度: 1,690千円 (直接経費: 1,300千円、間接経費: 390千円)
|
|---|
| キーワード | ハードウェアアクセラレーション / RISC-V / FPGA / SoC / ベクトル拡張 / ベクトルレジスタ / アクセラレータ |
|---|
| 研究開始時の研究の概要 |
SoC FPGAで推論処理に加えて学習処理を実行しようとすると、内蔵CPUとFPGA内に実装したアクセラレータ間のデータ転送にSoC内部メモリを経由する際に遅延が生じる。本研究では高速処理実現ために、CPU－アクセラレータ間データ転送時にCPUのレジスタを直接介することで転送遅延の低減を図る。そのために、CPU内のベクトルレジスタを利用することでビット幅を拡大し、さらにベクトルレジスタをFIFO化することを特徴とする、新しいCPU－アクセラレータ間の連続データ転送機構を提案し、SoC FPGA上に実現する。GPUを用いた場合や従来のSoC FPGAと比較し、提案方式の有効性を実践的に示す。
|
| 研究成果の概要 |
本研究においては、RISC-Vのベクトル拡張を内部プロセッサとして実装し、プロセッサとアクセラレータ間においては、プロセッサ内のベクトルレジスタをデュアルポート化し、プロセッサがメモリからロードしたデータや演算処理を行ったディスティネーションレジスタを直接アクセラレータに高速に供給し、さらには演算結果を効率よく収集する方式SHAVER（SHAred VEctor Register）を提案し、設計・実装を行い、その有効性を検証した。
AIアプリケーションとしてはディープニューラルネットワーク（DNN）で用いられる積和演算の高速化のためのアクセラレータをFPGA上での実装を行った。
|
| 研究成果の学術的意義や社会的意義 |
本研究は、高速なアクセラレータを有効に活用するために必要となる高速データ転送機構を提案したものであり、今後のアクセラレータへのデータ供給や結果の収集において有効なものとなり、特にAIアプリケーションにおいて学習や推論に要する処理時間を大幅に短縮できるものである。
GPUを用いた高速化とは別に、FPGAによるハードウェアアクセラレーションにおいて有効となり、リコンフィギャラブルシステムにおいて学術的な意義は大きい。本機構によりエッジにおけるAI処理の高速化に寄与し、スマート農業や自動運転においても有効な手法であり、社会的意義は高いものである。
|
