| 研究課題/領域番号 |
21K11812
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 会津大学 |
|---|
研究代表者 |
齋藤 寛 会津大学, コンピュータ理工学部, 教授 (50361671)
|
|---|
| 研究期間 (年度) |
2021-04-01 – 2024-03-31
|
| 研究課題ステータス |
完了 (2023年度)
|
| 配分額 *注記 |
3,120千円 (直接経費: 2,400千円、間接経費: 720千円)
2023年度: 1,170千円 (直接経費: 900千円、間接経費: 270千円)
2022年度: 910千円 (直接経費: 700千円、間接経費: 210千円)
2021年度: 1,040千円 (直接経費: 800千円、間接経費: 240千円)
|
|---|
| キーワード | 非同期式回路 / FPGA / 畳み込みニューラルネットワーク / プロセッサ |
|---|
| 研究開始時の研究の概要 |
近年、現場（エッジ）に近いデバイスにて深層学習による推論処理を行うエッジAIデバイスが注目を浴びている。本研究では、非同期式回路にて省エネルギーなエッジAIデバイスの実現を目指す。具体的には、エッジAIデバイスの中核となるプロセッサや推論アクセラレータを非同期式回路として実現する。また、現在のプロセッサや推論アクセラレータで採用されている同期式回路と比較することで、消費エネルギーに対する非同期式回路の効果をデバイス構成レベルや回路構成レベルで明らかにする。
|
| 研究成果の概要 |
本研究では、非同期式回路による省エネルギーなエッジAIデバイスの実現を目的に研究を行った。エッジAIデバイスは、プロセッサとアクセラレータ、及びそれらを接続するインターフェースから構成される。まず、オープンソースのRISC-Vプロセッサと非同期式二値化ニューラルネットワーク(BNN)回路を設計した。次に、同期式RISC-Vプロセッサと非同期式BNN回路を接続するためのインターフェース回路を設計した。最後に、これらを全て組み合わせたエッジAIデバイスをFPGAに実装すると共に、評価を行った。全てを同期式回路とした場合と比べ、消費エネルギーを約34%削減することができた。
|
| 研究成果の学術的意義や社会的意義 |
本研究の学術的意義は、非同期式回路による省エネルギーなエッジAIデバイスの実現にある。クロック信号を用いて回路全体を制御する同期式回路は、高周波なクロック信号を広範囲に分配しようとすると、クロック信号の消費電力が非常に高くなる。この問題を解決するために、非同期式回路を利用した。一方、AI以外の処理はプロセッサで実行し、AI処理の部分を高速化のためにアクセラレータで実行するというのは、エッジデバイスでも一般的な構成である。そのため、同期式プロセッサ、非同期式アクセラレータ、及びそれらを接続するインターフェース回路を実現した上で消費エネルギーの優位性を確認した。
|
