| 研究概要 |
アナログ複素信号処理を微細 CMOSプロセス LSIで行う際に必須の,低電源電圧で動作する全差動演算増幅器を実現した.電源電圧が 1Vおよび 0.5Vで動作する 2種類の全差動演算増幅器を 0.18μm CMOSプロセスで設計・試作し,それぞれ 82dBおよび 35dBの電圧利得と約10MHzおよび30MHzの帯域幅を,200μWおよび300μWの低消費電力で実現した.また,3相アクティブ複素フィルタの構成法を研究し,必須とされていた同相抑圧が不要な回路形式を見出し,2次の同フィルタを想定の 1/4の 270μWで実現した.これらの成果により,各種アナログ回路がより低電圧・低消費電力で実現可能になる.
|
